基于Ｖｅｒｉｌｏｇ的ＦＰＧＡ与ＵＳＢ　２．０高速接口设计.docVIP

基于Ｖｅｒｉｌｏｇ的ＦＰＧＡ与ＵＳＢ　２．０高速接口设计 　　摘 要：USB 2.0接口芯片FX2 CY7C68013工作在Slave FIFO模式下,讨论了一种以FPGA为控制核心,对其内部的FIFO进行控制,以实现数据的高速传输。该系统模块主要由USB固件程序和FPGA控制软件组成,可应用到需要通过USB 2.0接口进行高速数据传输或采集系统中。实验结果表明：系统具有数据传输准确、速度快等特点。 　　关键词：USB 2.0；Slave FIFO模式；FPGA；高速接口 　　中图分类号：TP334.7 文献标识码：B 　　文章编号：1004-373X(2009)01-161-03 　　 　　Design of High Speed Interface FPGA and USB 2.0 Based on Verilog 　　YUAN Wei 1,2,ZHANG Dongyang 1 　　(1.College of Technical Physics,Xidian University,Xi′an,710071,China； 　　2.Weinan Teachers Univerisity,Weinan,714000,China) 　　Abstract：In this paper,high speed data transmission technology which used Slave FIFO pattern of USB 2.0 FX2 CY7C68013 under the control of FPGA is introduced.The system mainly consists of two parts of firmware design program and software of control of FPGA.It can be applied to those systems which need to transmit or acquire mass data quickly by USB 2.0 interface.The result of examination indicates that the system is exact in transmission and high in speed. 　　Keywords：USB 2.0;pattern of Slave FIFO;FPGA;high speed interface 　　 　　0 引 言 　　 　　USB (通用串行总线)是英特尔、微软、IBM、康柏等公司1994年联合制定的一种通用串行总线规范,它具有数据传输速度快,成本低,可靠性高,支持即插即用和热插拔等优点,迅速得到广泛应用［1］。 　　在高速的数据采集或传输中,目前使用较多的都是采用USB 2.0接口控制器和FPGA或DSP实现的［2］,本设计在USB 2.0接口芯片CY7C68013的Slave FIFO模式下,利用FPGA作为外部主控制器实现对FX2 USB内部的FIFO进行控制,以实现数据的高速传输。该模块可普遍适用于基于USB 2.0接口的高速数据传输或采集中。 　　 　　1 系统硬件模块设计 　　 　　1.1 系统硬件框图 　　图1中展示了Slave FIFO方式下FX2 USB和FPGA的典型连接。其中,FD［7..0］为8位双向数据总线；FLAGA~FLAGC为FX2内FIFO的标志管脚,映射FIFO的当前状态；SLCS为Slave FIFO的片选信号；SLOE用于使能数据总线FD的输出；FIFOADR［1..0］用于选择和FD连接的端点缓冲区(00代表端点2,01代表端点4,10代表端点6,11代表端点8)；SLRD和SLWR可分别作为FIFO的读写选通信号。 　　 　　1.2 USB 2.0接口芯片CY7C68013 　　1.2.1 CY7C68013的结构特点 　　Cypress公司的USB FX2是第一个包含USB 2.0的集成微控制器,它内部集成了1个增强型的8051, 1个智能USB串行接口引擎,1个USB数据收发器, 3个8位I/O口,16位地址线,8.5 KB RAM和4 KB FIFO等。增强性8051内核完全与标准8051兼容,而性能可达到标准8051的3倍以上［3］。其框图如图2所示。 　　1.2.2 CY7C68013的工作模式 　　CY7C68013有Ports模式、Slave FIFO和GPIF三种接口方式［4］。 　　 　　Ports模式是一种最基本的数据传输方式,其数据传输主要由固件程序完成,需要CPU 的参与,因此数据传输速率比较低,适用于传输速率要求不高的场合。