基于位线循环充电SRAM模式的自定时电路设计.docVIP

基于位线循环充电SRAM模式的自定时电路设计 　　摘 要:随着集成电路的密度和工作频率按照摩尔定律所描述的那样持续增长,使得高性能和低功耗设计已成为芯片设计的主流。在微处理器和SoC中,存储器占据了大部分的芯片面积,而且还有持续增加的趋势。这使存储器中的字线长度和位线长度不断增加,增加了延时和功耗。因此,研究高速低功耗存储器的设计技术对集成电路的发展具有重要意义。对SRAM存储器的低功耗设计技术进行研究,在多级位线位SRAM结构及工作原理基础上,以改善SRAM速度和功耗特性为目的,设计了基于位线循环充电结构的双模式自定时SRAM,其容量为8K×32 b。 　　关键词:低位线电压摆幅; 双模式自定时; 复制电路; 时序控制 　　中图分类号:TN710-34; TP274文献标识码:A 　　文章编号:1004-373X(2010)17-0199-03 　　 　　Design of Self-timing Circuit Based on Bit-line Cyclic Charge SRAM Mode 　　MA Chen1, LIU Bo-nan2 　　(1. College of Electric Information, Sichuan University, Chengdu 610064, China; 2. College of Computer, Sichuan University, Chengdu 610064, China) 　　Abstract: Accompanied with the lasting increasing of the IC′s intensity and operating frequency as the Moor′s law, high-performance and low-power design become the mainstream of chip design. The memories have taken an absolutely large part of area on microprocessors,especially in SoCs, and the tendency is still going on. The consequence is the increase of length of word-lines and bit-lines of the memories, and then increases the time-delay and power consumption. The design of high-speed and low-power memories are going to play an significant role in the development of IC. The research of the high-speed and low-power memory technology is performed. Thus, the dual-mode self-timing control scheme based on bit-line cyclic charge DMST SRAM with capacity of 8K×32 b is proposed. 　　Keywords: voltage swing of low bit line; dual mode self-timed control; copy circuit; time-sequence control 　　 　　0 引 言 　　近些年来,随着集成电路制造工艺和制造技术的发展,SRAM存储芯片在整个SoC芯片面积中所占比例越来越大[1-2],而SRAM的功耗也成为整个SoC芯片的主要部分。同时,CPU的工作频率逐年提高,从1999年的1.2 GHz增长到2010年的3??4 GHz。而且,这一趋势还在进一步加强。CPU工作频率的增加对SRAM的工作频率提出很高的要求。 　　针对以上,提出位线循环充电(CRSRAM)SRAM结构,它主要是通过降低位线电压的摆幅来降低功耗。采用双模式自定时电路(DMST)则主要是根据读写周期的不同来产生不同的时序信号,从而提高读写速度。基于不同SRAM存储阵列结构,虽然这种技术能有效地改善SRAM的功耗和速度,但它们却从来没有被有效地结合在一起。 　　本文的主要内容就是设计并仿真基于位线循环充电SRAM结构的双模式自定时电路(DMST CRSRAM),并将其仿真结果与传统结构相比较,由此可以看出这两种结构在速度和功耗方面的优势。 　　1 多级位线位SRAM结构及工作原理 　　如