硬件线路设计思想及说明.doc

2. 硬件线路设计思想及说明 2.1单片机的选择 89C52是INTEL公司MCS-51系列单片机中基本的产品，它采用INTEL公司可靠的CHMOS工艺技术制造的高性能8位单片机，属于标准的MCS-51的HCMOS产品。它结合了HMOS的高速和高密度技术及CHMOS的低功耗特征，它基于标准的MCS-51单片机体系结构和指令系统，属于80C51增强型单片机版本，集成了时钟输出和向上或向下计数器等更多的功能，适合于类似马达控制等应用场合。80C52内置8位中央处理单元、256字节内部数据存储器RAM、8k片内程序存储器（ROM）32个双向输入/输出(I/O)口、3个16位定时/计数器和5个两级中断结构，一个全双工串行通信口，片内时钟振荡电路。此外，89C52还可工作于低功耗模式，可通过两种软件选择空闲和掉电模式。在空闲模式下冻结CPU而RAM定时器、串行口和中断系统维持其功能。掉电模式下，保存RAM数据，时钟振荡停止，同时停止芯片内其它功能。89C52有PDIP(40pin)和PLCC(44pin)两种封装形式其它引脚功能：P0.0～P0.7（39～42脚）:P0是一个8位漏极开路型双向I/O端口。在访问片外存储器时，它分时提供8位地址和8位双向数据，故这些I/O线有地址/数据线之称，简写作AD0～AD7。在快擦写存储器编程时，从P0输入指令字节，在验证程序时，则输出指令字节。 P1.0～P1.7（1～8脚）：P1是一个带内部上拉电阻的8位双向I/O端口。在对闪存编程和验证程序时，它输入低8位地址。 P2.0～P2.7（21～28脚）：P2是一个带内部上拉电阻的8位双向I/O端口。在访问片外存储器时，它输出高8位地址，即A8～A15。在对闪存编程和验证程序时，它输入高8位地址。VCC（40脚）：主电源+5V。 XTAL1（19脚）：接外部晶体的一端。在片内它是振荡电路反向放大器的输入端。在采用外时钟时，外部时钟振荡信号直接送入此引脚作为驱动端。 XTAL2（18脚）：接外部晶体的另一端。在片内它是一个振荡电路反向放大电路的输出端，振荡电路的频率是晶体振荡频率。若需采用外部时钟电路，此引脚应悬浮不连接。 RST（9脚）：为复位输入端，单片机刚接上电源时，其内部各寄存器处于随机状态，在该引脚输入24个时钟周期宽度以上的高电平将使单片机复位（RESET）。 ALE/PROG（30脚）：访问片外存储器时，ALE作锁存扩展地址低位字节的控制信号。平时不访问片外存储器时，该端也以六分之一的时钟振荡频率固定输出正脉冲，供定时或其它需要使用。ALE端的负载驱动能力为8个LSTTL。另外，在对片内存储器编程时，此引脚用于输入编程脉冲。 PSEN（29脚）：在访问片外程序存储器时，此端输出负脉冲作为存储器读选通信号。CPU在向片外存储器取指令期间，PSEN信号在12个时钟周期中两次生效。不过，在访问片外数据存储器时，这两次有效的PSEN信号不出现。PSEN端同样可驱动8个LSTTL负载。根据PSEN，ALE和XTAL2输出端是否有信号输出，可以判别单片机是否在工作。 EA/VPP（31脚）：当EA端输入高电平时，CPU从片内程序存储器地址0000H单元开始执行程序。当地址超出8KB时，将自动执行片外程序存储器的程序。当EA输入低电平时，CPU访问片外程序存储器。需注意的是，如果保密位LB1被编程，复位时内部会锁存EA的状态。 在对闪存编程时，此引脚用于施加编程电压VPP。 　 线路复杂 程度 故障率 可靠性 基于一个单片机 比较复杂 高 低 基于两个单片机 比较简单 低 高 在设计过程中采用线路连接程度简单的电路，符合故障率低、可靠性高以及经济实惠的多重要求。所以我选用双单片机。 多单片机之间的数据通信 单片机之间的通讯方式有串行通讯和并行通讯两种。 串行通讯是指一条信息的各位数据被逐位按顺序传送的通讯方式。串行通讯的特点是：数据位传送按位顺序进行，最少只需一根传输线即可完成，成本低但传送速度慢。串行通讯距离可以从几米到几千米。并行通讯是指一条信息的各位数据被同时传送的通讯方式。其特点是：各数据位同时传送，传送速度快、效率高，但有多少数据位就需多少根数据线，因此传送成本高，且只适用于近距离（相距数米）的通讯。串行通讯又分为异步通讯和同步通讯两种方式。同步通讯是指一种连续串行传送数据的通信方式，一次通讯只能传一帧。而异步通讯是指数据以字符为单位组成字符帧进行传送，发送端一帧一帧的发送，接受端一帧一帧的接收。两个单片机的时钟来控制数据的接收和发送，两个时钟源不同步。在单片机中，主要使用的是异步通讯方式。因为其数据传输相对可靠，占用I/O口也不多，且通讯协议较简单。 针对本设计的实现功能，采用的是串行异步通讯方式，硬件连接图如图2.2.1。图2.2.