第2章 组合电路Verilog设计.pptVIP

第2章 组合电路Verilog设计 2.1 半加器电路的Verilog描述 2.1 半加器电路的Verilog描述 2.1 半加器电路的Verilog描述 2.1 半加器电路的Verilog描述 2.1 半加器电路的Verilog描述 2.1 半加器电路的Verilog描述 2.1 半加器电路的Verilog描述 2.2 多路选择器不同形式的Verilog描述 2.2 多路选择器不同形式的Verilog描述 2.2 多路选择器不同形式的Verilog描述 2.2 多路选择器不同形式的Verilog描述 2.2 多路选择器不同形式的Verilog描述 2.2 多路选择器不同形式的Verilog描述 2.2 多路选择器不同形式的Verilog描述 2.2 多路选择器不同形式的Verilog描述 2.2 多路选择器不同形式的Verilog描述 2.2 多路选择器不同形式的Verilog描述 2.2 多路选择器不同形式的Verilog描述 2.2 多路选择器不同形式的Verilog描述 2.2 多路选择器不同形式的Verilog描述 2.3 Verilog加法器设计 2.3 Verilog加法器设计 2.3 Verilog加法器设计 2.3 Verilog加法器设计 2.3 Verilog加法器设计 2.3 Verilog加法器设计 2.3 Verilog加法器设计 2.4 组合逻辑乘法器设计 2.4 组合逻辑乘法器设计 2.4 组合逻辑乘法器设计 2.4 组合逻辑乘法器设计 2.4 组合逻辑乘法器设计 2.4 组合逻辑乘法器设计 2.4 组合逻辑乘法器设计 习 题 2.4.3 for语句用法 2.4.4 移位操作符应用法 2.4.5 两则乘法器设计示例 2.4.6 repeat语句用法 2.4.7 while语句用法 * * 2.1.1 半加器的数据流建模描述方式 2.1.1 半加器的数据流建模描述方式 2.1.1 半加器的数据流建模描述方式 1．模块语句及其表达方式 2．端口语句、端口信号名和端口模式 2.1.1 半加器的数据流建模描述方式 1．模块语句及其表达方式 2．端口语句、端口信号名和端口模式 2.1.1 半加器的数据流建模描述方式 3．逻辑操作符 逻辑与“”和逻辑异或“^” 4．连续赋值语句 5．关键字 6．标识符 2.1.2 半加器的门级原语和UDP结构建模描述方式 2.1.2 半加器的门级原语和UDP结构建模描述方式 1．库元件及其调用 2．用户自定义原语 3．注释符号 4．规范的程序书写格式 5．文件取名和存盘 2.2.1 4选1多路选择器及其顺序语句表述方式 2.2.1 4选1多路选择器及其顺序语句表述方式 2.2.1 4选1多路选择器及其顺序语句表述方式 1．reg型变量定义 2．过程语句 3．块语句begin _end 2.2.1 4选1多路选择器及其顺序语句表述方式 4．case条件语句 5．Verilog的4种逻辑状态 2.2.1 4选1多路选择器及其顺序语句表述方式 6．并位操作运算符 7．Verilog的数字表达形式 2.2.2 4选1多路选择器及其并行语句表述方式 2.2.2 4选1多路选择器及其并行语句表述方式 1．按位逻辑操作符 2.2.2 4选1多路选择器及其并行语句表述方式 2．等式操作符 2.2.2 4选1多路选择器及其并行语句表述方式 3．wire定义网线型变量 2.2.3 4选1多路选择器及其条件操作语句表述方式 2.2.4 4选1多路选择器及其条件语句表述方式 2.2.4 4选1多路选择器及其条件语句表述方式 1．if_ else条件语句 2．过程赋值语句 （1）阻塞式赋值。 （2）非阻塞式赋值。 3．数据类型表示方式 2.2.5 4选1多路选择器及其利用UDP元件的结构表述方式 2.3.1 全加器设计及例化语句应用 1. 全加器原理图结构 2.3.1 全加器设计及例化语句应用 2. 全加器顶层设计文件 2.3.1 全加器设计及例化语句应用 3. Verilog例化语句应用方法 2.3.2 8位加法器设计及算术操作符应用 2.3.2 8位加法器设计及算术操作符应用 2.3.3 BCD码加法器设计 2.3.3 BCD码加法器设计 2.4.1 参数定义关键词parameter和localparam 2.4.2 整数型寄存器类型定义 *