基于CPLD的频率测量系统考题报告.ppt

指导老师：王春生 课题学生：刘峪涵 专业 ：自动化 课题综述 设计题目以计算机为工具，CPLD为设计平台，通过软件编程，完成信号的频率测量工作，实现快速测量，保证较高精度的测量。 利用硬件描述语言AHDL完成对测频系统的硬件描述，使硬件系统的设计和修改过程方便快捷 设计任务 设计制作一个频率测量样机 设计技术指标： （1）测频范围 0-100MHZ （2）标准频率 40MHZ 设计理论基础 一、频率测量原理 1.测频法原理图如下 2.测周期法 方案设计 实施计划 第1-2周：搜集资料，初步设计整体方案，准备开题 第3-4周：学习掌握AHDL硬件描述语言,protel,MAXPLUSII,EDA软件 第5-6周：硬件方案设计 第7-8周：单元模块设计 第9-10周：PCB板设计制作 第11-12周：控制软件及CPLD计数显示软件设计 第13-14周：系统软硬件联调及CPLD软件调试 第15周：完善整理图表资料，论文写作，准备答辩 * * 分频器 时间闸门 计数器 显示 时基分频 控制过程 晶体振荡 Fx 按照频率的定义，即单位时间内周期信号发生的次数，图中晶振提供了测量的时间基准，分频后通过控制电路去开启与关闭时间闸门。闸门开启时，计数器开始计数，闸门关闭停止计数，闸门关闭停止计数。若闸门开放时间为T，计数值为N，则被测量的频率为f=N/T。用这种频率测量原理，对于频率较低的被测信号来说，存在着测量实时性和测量精度之间的矛盾。例如若被测信号为 10HZ,精度要求为0.01%，则最短闸门时间为T=N/f=1000s，这样的测量周期根本是不可能接受的，可见频率测量法不适用于低频信号的测量 周期测量原理和频率测量原理基本结构是一致的，只是把晶振和被测信号的位置互换，图如下 晶体振荡 时间闸门 计数器 显示 分频器 控制过程 Fx T=NTr/M 计数值N和被测信号的周期成正比，N反映了M个信号周期的平均值。利用周期测量法在一定的信号频率范围内，通过调节分频系数M，可以较好解决测量精度与实时性的矛盾。但是对于高频信号，周期法就需要很大的分频系数M,增加了硬件和软件的复杂性，不宜采用。 由此可见，对于传统的测频方法若是要达到高精度的要求，必须对被测频率分段测量，对于较低频率采用周期测量，对于较高频率用频率法测量。 　 整个测频系统分为多个功能模块，如信号同步输入、控制部件、分频和计数部件、定时、脉宽测量、数码显示、放大整形和标频信号等模块。 各逻辑部件模块用硬件描述语言AHDL来描述其功能，然后通过EDA开发平台（如MAXPLUSII），对设计文件自动完成逻辑编译、逻辑化简、综合及优化布线、仿真，最后对CPLD芯片进行编程，以实现系统的设计要求。 　　　 CPLD 有源晶振 放大整形 显示 单片机 Fx Fs 数据 控制 基于CPLD的频率测量系统的组成框图 该方案以CPLD为基础，单片机为辅助，单片机仅用于数据处理和对CPLD的控制，充分利用CPLD的资源，显示部分由CPLD来完成。 主要参考资料　　 1.英任.AVR单片机与CPLD/FPGA综合应用入门.北航出版社.2004年 2.宋万杰.CPLD技术及应用.西安电子科技大学出版社.1999年 3.程云长.可编程逻辑器件与VHDL语言.科学出版社.2005 4.任晓东.CPLD/FPGA高级应用开发指南。电子工业出版社。2003 5.潘松.EDA技术实用教程.科学出版社.2003 6.沈进.Verilog HDL数字控制系统设计实例.水利水电出版社.2007 *