王震学位论文答辩.pptVIP

低功耗高压缩率测试生成方法研究 论文结构 研究意义以及国内外研究现状 Test-per-clock方案下低功耗测试图形生成方法 Test-per-scan方案下低功耗测试图形生成方法 时序电路高压缩率ATPG方法研究 研究意义 测试功耗 测试功耗通常要高于其在正常功耗（两倍以上）。 过高的峰值功耗伴随电路内部大的瞬态电流，改变电路正常功能，产生过测试效应，降低芯片的良品率； 过高的平均功耗将引起 “热区”等热问题，导致被测芯片可靠性降低。 研究意义 测试数据压缩 芯片集成度和复杂度的提高导致测试时间和测试数据量的增加，进而推高测试成本； 增长速度：ATE存储容量测试数据量 当ATE测试通道的存储深度不能满足一次性加载测试数据的要求时，只能分批多次向ATE加载测试数据。延长了测试时间，增加测试成本。 研究意义 理想的压缩方法需要具备以下特点： 高压缩率 通用性 解压电路逻辑结构简单 国内外研究现状 低功耗测试技术 借助ATE的低功耗外部测试方法： 低功耗ATPG算法 测试向量重排序方法 修改扫描链的方法 修改时钟策略的方法 低功耗内建自测试BIST方法： 测试调度方法 低功耗测试图形生成器 电路分块技术 国内外研究现状 测试激励压缩属于无损压缩 编码压缩 将原始测试数据分解，并用特定的码字替换来实现压缩，使用解码器将压缩后的数据恢复为原始测试数据。 线性压缩方案 通过特征矩阵将若干位可变位构成的向量转化为测试向量，并满足线性方程等式。 广播扫描 将单个测试数据复用来实现测试数据的压缩。 Test-per-clock方案下低功耗测试图形生成方法 Test-per-clock方案下低功耗测试图形生成方法 Test-per-clock方案下低功耗测试图形生成方法 Test-per-clock方案下低功耗测试图形生成方法 Test-per-clock方案下低功耗测试图形生成方法 Test-per-clock方案下低功耗测试图形生成方法 Test-per-clock方案下低功耗测试图形生成方法 Test-per-clock方案下低功耗测试图形生成方法 Test-per-clock方案下低功耗测试图形生成方法 Test-per-scan方案下低功耗测试图形生成方法 Test-per-scan方案下低功耗测试图形生成方法 Test-per-scan方案下低功耗测试图形生成方法 Test-per-scan方案下低功耗测试图形生成方法 Test-per-scan方案下低功耗测试图形生成方法 被测电路：ISCAS’89 测试基准电路集中最大的五个电路， 均使用中芯国际0.18μm工艺库进行全扫描综合，扫描链均为20条 综合工具：Design Compiler 功耗模拟：Prime Power 故障覆盖率：Tetramax testbench模拟：VCS，Modelsim Test-per-scan方案下低功耗测试图形生成方法 Test-per-scan方案下低功耗测试图形生成方法 Test-per-scan方案下低功耗测试图形生成方法 Test-per-scan方案下低功耗测试图形生成方法 时序电路高压缩率ATPG方法研究 理想的低功耗、易压缩的测试图形应具有如下特征： 每个测试图形的扫描输入向量之间转换次数极低； 每个测试图形的扫描输入向量之间线性相关，仅需已知一个扫描输入向量，其他的向量可由线性关系解析得出； 无重复的测试图形。 时序电路高压缩率ATPG方法研究 时序电路高压缩率ATPG方法研究 LFSR向量进一步压缩：索引编码 若测试图形集中有N个测试图形，其中有n个互不相同的M位LFSR向量（n≤N）。 以一个唯一的s位二进制数索引一个LFSR向量在LFSR向量集中的位置其中s取满足s=log2n的最小整数值。 时序电路高压缩率ATPG方法研究 Johnson向量进一步压缩 初始Johnson向量里最多包含连续的“0”“1”数据串各一个 差分运算将其变为仅起始位和数据串边界包含有效信息的向量数据 n位向量a0a1…an-1差分运算后得到向量b0b1…bn-1 ，则差分运算规如下 时序电路高压缩率ATPG方法研究 Johnson向量进一步压缩 l位Johnson 向量由t位二进制数表示（t=log2(l-1)+1）： 第一位数据表示Johnson向量的初始位； 余下t-1位数据表示差分向量中数据串边界对应“1” 的位置; 32位Johnson向量“1111111111110000