第三部分FFT硬件实现.pptVIP

第三部分 FFT的实现 软件实现 硬件实现 一、软件实现 在通用的计算机（如PC机）上用软件实现。特点是运算速度慢，但适用于算法的验证。 二、硬件实现 MCU（ARM和51） 优点：软件系统支持丰富 缺点：因处理速度不够快，并且未对数字信号处 理做优化，适合做控制，而不适合做FFT DSP 优点：高性能的CPU，海量数据处理 缺点：只有规律的加减乘除等运算才容易实 现流水线的工作方式 最佳选择：SOPC（片上可编程系统） 在一个SOPC单片上集成了MCU、DSP、FPGA三种处理器，拥有三种嵌入式系统的优点，弥补了各自的不足。设计时可采用已有的IP核，不仅速度比通用DSP快，而且实现容易，可以缩短开发周期 FPGA 优点：采用硬件电路，速度快，并可实现并 行处理 缺点：不采用IP核的情况下，实现比较复杂 DSP实现 本实验采用ICETEK-F2812-A实验箱，处理芯片为TMS320F2812。程序采用按时间抽取的基-2FFT算法，程序流程图如下图所示： FFT子程序 波形发生子程序 主程序 Ａ′＝ｒ０＋(ｒ１×ｃ１－ｉ１×ｓ１)＋ｊ[ｉ０＋(ｉ１×ｃ１＋ｒ１×ｓ１)] （1） Ｂ′＝ｒ０－ (ｒ１×ｃ１－ｉ１×ｓ１)＋ｊ[ｉ０－(ｉ１×ｃ１＋ｒ１×ｓ１)]　 （2） Ｃ′＝ｒ２＋(ｒ３×ｃ３－ｉ３×ｓ３)＋ｊ[ｉ０＋(ｉ３×ｃ３＋ｒ３×ｓ３)] （3） Ｄ′＝ｒ２－(ｒ３×ｃ３－ｉ３×ｓ３)＋ｊ[ｉ０－(ｉ３×ｃ３＋ｒ３×ｓ３)] （4） 按时间抽取基2-FFT蝶形算法的原理 根据上面四个等式，写出实现蝶形算法的DSP程序，如下页所示 for ( L=1;L=7;L++ ) { /* for(1) */ b=1; i=L-1; while ( i0 ) {b=b*2; i--; } /* b= 2^(L-1) */ for ( j=0;j=b-1;j++ ) /* for (2) */ { p=1; i=7-L; while ( i0 ) /* p=pow(2,7-L)*j; */ {p=p*2; i--; } p=p*j; for ( k=j;k128;k=k+2*b ) /* for (3) */ { TR=dataR[k]; TI=dataI[k]; temp=dataR[k+b]; dataR[k]=dataR[k]+dataR[k+b]*cos_tab[p]+dataI[k+b]*sin_tab[p]; dataI[k]=dataI[k]-dataR[k+b]*sin_tab[p]+dataI[k+b]*cos_tab[p]; dataR[k+b]=TR-dataR[k+b]*cos_tab[p]-dataI[k+b]*sin_tab[p]; dataI[k+b]=TI+temp*sin_tab[p]-dataI[k+b]*cos_tab[p]; } /* END for (3) */ } /* END for (2) */ } /* END for (1) */ 第一个for循环实现蓝色框的部分 第二个for循环实现红色框的部分 第三个for循环实现橙色框的部分 在程序实现上，采用嵌套的三个for循环来实现128点蝶形运算 W N 0 W N 1 W N 2 W N 3 W N 0 W N 2 W N 0 W N 2 W N 0 W N 0 W N 0 W N 0 x (0) x (4) x (2) x (6) x (1) x (5) x (3) x (7) A (0) A (1) A (2) A (3) A (4) A (5) A (6) A (7) A (0) A (1) A (2) A (3) A (4) A (5) A (6) A (7) A (0) A (7) X (0) X (1) X (2) X (3) X (4) X (5) X (6) X (7) A (0) A (1) A (2) A (3) A (4) A (5) A (6)