第5章 应用系统设计与调试精选.doc

第5章 应用系统设计与调试 本章主要介绍基于S3C4510B的硬件系统的详细设计步骤、实现细节、硬件系统的调试方法等，通过对本章的阅读，可以使绝大多数的读者具有根据自身的需求、设计特定应用系统的能力。 尽管本章所描述的内容为基于S3C4510B的应用系统设计，但由于ARM体系结构的一致性、以及外围电路的通用性，本章的所有内容对设计其他基于ARM内核芯片的应用系统，也具有很大的参考价值。 本章的主要内容包括： － 嵌入式系统设计的基本方法。 － S3C4510B概述。 － S3C4510B的基本工作原理 － 基于S3C4510B的硬件系统设计详述 － 硬件系统的调试方法 5.1 系统设计概述 根据用户需求，设计出特定的嵌入式应用系统，是每一个嵌入式系统设计工程师应该达到的目标。嵌入式应用系统的设计包含硬件系统的设计和软件系统设计两个部分，并且这两部分的设计是互相关联、密不可分的，嵌入式应用系统的设计经常需要在硬件和软件的设计之间进行权衡与折中。因此，这就要求嵌入式系统设计工程师具有较深厚的硬件和软件基础，并具有熟练应用的能力。这也是嵌入式应用系统设计与其他的纯粹的软件设计或硬件设计最大的区别。 本章以北京微芯力科技有限公司（）设计生产的ARM Linux评估开发板为原型，详细分析系统的软、硬件设计步骤、实现细节以及调试技巧等。ARM Linux评估开发板的设计以学习与应用兼顾为出发点，在保证用户完成ARM技术的学习开发的同时，考虑了系统的扩展、电路板的面积、散热、电磁兼容性以及安装等问题，因此，该板也可作为嵌入式系统主板，直接应用在一些实际系统中。 图5.1.1是ARM Linux评估开发板的结构框图，各部分基本功能描述如下： － 串行接口电路用于S3C4510B系统与其他应用系统的短距离双向串行通讯； － 复位电路可完成系统上电复位和在系统工作时用户按键复位； － 电源电路为5V到3.3V的DC-DC转换器，给S3C4510B及其他需要3.3V电源的外围电路供电； － 10MHz有源晶振为系统提供工作时钟，通过片内PLL电路倍频为50MHz作为微处理器的工作时钟； － FLASH存储器可存放已调试好的用户应用程序、嵌入式操作系统或其他在系统掉电后需要保存的用户数据等； － SDRAM存储器作为系统运行时的主要区域，系统及用户数据、堆栈均位于SDRAM存储器中； － 10M/100M以太网接口为系统提供以太网接入的物理通道，通过该接口，系统可以10M或100Mbps的速率接入以太网； － JTAG接口可对芯片内部的所有部件进行访问，通过该接口可对系统进行调试、编程等； － IIC存储器可存储少量需要长期保存的用户数据； － 系统总线扩展引出了数据总线、地址总线和必须的控制总线，便于用户根据自身的特定需求，扩展外围电路。 图5.1.1 ARM Linux评估开发板的结构框图 5.2 S3C4510B概述 5.2.1 S3C4510B及片内外围简介 在进行系统设计之前，有必要对ARM Linux评估开发板上的ARM芯片S3C4510B及其工作原理进行比较详细的介绍，读者只有对该微处理器的工作原理有了较详细的了解，才能进行特定应用系统的设计。 Samsung公司的S3C4510B是基于以太网应用系统的高性价比16/32位RISC微控制器，内含一个由ARM公司设计的16/32位ARM7TDMI RISC处理器核，ARM7TDMI为低功耗、高性能的16/32核，最适合用于对价格及功耗敏感的应用场合。 除了ARM7TDMI核以外，S3C4510B比较重要的片内外围功能模块包括： 2个带缓冲描述符（Buffer Descriptor）的HDLC通道 2个UART通道 2个GDMA通道 2个32位定时器 18个可编程的I/O口。 片内的逻辑控制电路包括： 中断控制器 DRAM/SDRAM控制器 ROM/SRAM和FLASH控制器 系统管理器 一个内部32位系统总线仲裁器 一个外部存储器控制器。 S3C4510B结构框图如图5.2.1所示。 图 5.2.1 S3C4510B结构框 S3C4510B的特性描述如下： 体系结构 用于嵌入式以太网应用的集成系统 全16/32的RISC架构 支持大、小端模式。内部架构为大端模式，外部存储器可为大、小端模式 内含效率高、功能强的ARM7TDMI处理器核 高性价比、基于JTAG接口的调试方案 边界扫描接口 系统管理器 支持ROM/SRAM、FLASH、DRAM和外部I/O以8/16/32位的方式操作 带总线请求/应答引脚的外部总线控制器 支持EDO/常规或SDRAM存储器 可编程的访问周期（可设定0～7个等待周期） 4字的写缓冲 高性价比的从存储器到外围的DMA接口 一体化的指令/数据Cache