四阶锁相跳频源环路参数的准确设计与仿真.docVIP

四阶锁相跳频源环路参数的准确设计与仿真 　　摘 要:锁相跳频源以其自身的性能优点,已经成为现代微波频率源的主要设计方案。针对目前流行的电荷泵锁相频率合成器芯片,提出一种根据环路带宽、相位裕量、鉴相频率泄漏抑制度等环路参数推导出的三阶环路滤波器准确设计方法,并给出了仿真流程。最后,用ADS软件仿真了一个S波段的锁相跳频源,验证了此方法的准确性。 　　关键词:锁相跳频源;环路带宽;相位裕量;环路滤波器;ADS 　　中图分类号:TN742文献标识码:A 　　文章编号:1004-373X(2010)05-022-03 　　 　　Accurate Design and Simulation of Loop Parameters of Four-order 　　Charge Pump PLL Frequency Hopping Source 　　YOU Fabao,WANG Dong 　　(Xi′an Electronic Engineering Research Institute,Xi′an,710100,China) 　　Abstract:The PLL frequency hopping source has been the main design scheme of modern microwave frequency source,because of its performance advantage.An accurate design method of three order loop filter with simulation procedure is clearly introduced to simplify design process based on loop bandwidth,phase margin and spur attenuation for current charge pump PLL frequency synthesizer chip.Using simulation tool ADS,a simulation of S-band frequency hopping source is used to verify the accuracy of this method. 　　Keywords:PLL frequency hopping source;loop bandwidth;phase margin;loop filter;ADS 　　 　　0 引 言 　　 　　锁相(PLL)跳频源的低杂散特性是直接数字频率合成器(DDS)所无法比拟的一个优点。PLL跳频源的主要设计工作就是正确选择和设计环路滤波器,使跳频源指标在相位噪声、杂散抑制、跳频速度和稳定性等方面合理兼顾,实现综合性能最佳。目前,国内外已经发表了许多相关文献,对各种环路滤波器的设计进行了系统的分析与讨论。 　　由于有源环路滤波器与无源环路滤波器相比,不但增加相噪,复杂程度,还增加成本,故除了在特定必需的场合下,一般都用无源环路滤波器。通常大部分锁相环采用二阶低通滤波器,但是对于要求较高的锁相环跳频源选择更高阶的滤波器来进一步抑制频谱杂散是必要的,但是阶数的增加会使环路滤波器中元件参数值的确定更为复杂。 　　针对四阶锁相跳频源三阶环路滤波器的环路参数,进行了系统分析,提出了一种环路滤波器参数近似准确的设计方法,设计思路清晰,出发点明确,并且用ADS仿真了一个S波段的锁相跳频源验证了此方法的准确性。 　　 　　1 环路滤波器设计的基本原理 　　 　　在锁相环的设计中,一般根据输出频率范围选择合适的锁相环芯片和压控振荡器,根据频率步进确定分频比N和鉴相频率,综合考虑锁相环的锁定速度、主要相位噪声和杂散来源来确定滤波器的性能指标。 　　环路带宽:它是环路参数设计中最关键的参数,一般说来,与VCO的相位噪声、锁定时间和分辨率成反比;与参考频率、PFD/CP和LF相位噪声成正比。环路带宽越小,参考杂散越小,但跳频速度越慢;环路带宽越宽,跳频速度越快,但参考杂散越大,因此,必须对这种矛盾进行折衷。一个可行的方法是:选择环路带宽充分满足锁定时间的要求,并保证足够的相位裕量即可。在锁定时间要求不严的情况下,将晶振噪声与VCO噪声交点处的频率作为环路带宽。 　　相位裕量:它与系统的稳定度有关,是环路滤波器设计的重要参数。相位裕量选择得越低,系统越不稳定;相位裕量选择得越大,系统越稳定,但系统的阻尼振荡越小,即以增加锁定时间为代价。因此,要考虑适合的相位裕量,一般说40°~50°为最佳相位裕量。仿真表明,在48°时锁定最快,在50°时相位噪声最佳。 　　杂散抑制度:主要是指对杂散的衰减,用于二