[工学]数字电路系统设计中英文课件教程 07 时序逻辑电路原理-Sequential Logic Design Principles 2.pptVIP

下载本文档

4
0
约5.48千字
约 33页
2018-03-11 发布于浙江
举报
版权申诉

[工学]数字电路系统设计中英文课件教程 07 时序逻辑电路原理-Sequential Logic Design Principles 2.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

[工学]数字电路系统设计中英文课件教程 07 时序逻辑电路原理-Sequential Logic Design Principles 2

DIGITAL SYSTEM DESIGN ESHINE eshine.li@sbc-usst.edu.cn Sequential Logic Circuit Analysis and Design(时序逻辑电路的分析和设计) Sequential Logic Circuit (时序逻辑电路) Feedback Sequential Circuit（反馈时序电路） Using “gate + feedback” to implement memory function 采用“门电路＋反馈回路”实现记忆功能 State Machine（状态机） Using flip-flop to build circuit clock to control state transition 用触发器构造电路，用时钟控制状态转换 Cycle周期：tper frequency频率：1/tper Duty cycle占空比：tH/tper 、tL/tper —— Finite-State Machine（FSM, 有限状态机） Several concepts: clock cycle, clock frequency, duty cycle, clock tick 概念：时钟周期、时钟频率、占空比、时钟触发沿 Sequential Logic Circuit Structure (时序逻辑电路结构) Next state: F(current state,input) 下一状态：F（当前状态，输入） Output: G (current, input) 输出：G（当前状态，输入） State memory: get next state by excitation signal 状态存储器：由激励信号得到下一状态 Excitation equation 激励方程 Output equation 输出方程 Transition equation 转移方程 ----- state machine structure ——状态机结构 Sequential Logic Circuit (时序逻辑电路) Synchronous sequential circuit 同步时序电路 Asynchronous sequential circuit 异步时序电路 ——时钟同步状态机 clocked synchronous state-machine All of the flip-flops use the same clock signal. 存储元件状态的变化是在同一时钟信号操作下同时发生的 All of the flip-flops do not change at the same time. 存储元件状态的变化不是同时发生的 Mealy type Moore type Outputs depend on current state and input signals 输出信号取决于存储电路状态和输入信号 Outputs depend on state only 输出信号仅取决于存储电路状态 Moore机：输出只与状态有关 Moore machine: outputs depend on state Mealy machine: outputs depend on state and inputs Mealy机：输出取决于状态和输入 7.3 Clocked Synchronous State Machine Analysis (时钟同步状态机分析) Basic step 基本步骤： Determine the next-state and output functions F and G. 确定下一状态函数F 和输出函数G Substitute F into the flip-flop characteristic equations to obtain transition equations, Q* of next state 将F代入触发器的特征方程得到下一状态Q* Construct state/output table by Q* and G 利用Q*、G构造状态/输出表 Draw state diagram, waveform if necessary 画出状态图、波形图（可选） Exam self start of circuit 检查电路是否可以自启动 Describe functions of circuit 描述电路功能 Example: Clocked Synchronous State Machine Analysis (D Flip-Flop) output 输出 input 输入 Cl