[工学]第4章 常用组合逻辑功能器件.ppt

（2）由真值表写出各输出的逻辑表达式为： 例2 二进制编码器 3位二进制编码器有8个输入端，3个输出端，所以常称为8线—3线编码器，其功能真值表见下表：（输入为高电平有效） 由真值表写出各输出的逻辑表达式为： 用门电路实现逻辑电路： 2．组成8421BCD 编码器 三、译码器的应用 1．译码器的扩展 用两片74138扩展为4线—16线译码器 2．实现组合逻辑电路 例4.2.1 试用译码器和门电路实现逻辑函数： 例4.2.2 某组合逻辑电路的真值表如表4.2.4所示，试用译码器和门电路设计该逻辑电路。 解：写出各输出的最小项表达式，再转换成与非—与非形式: 3．构成数据分配器 数据分配器——将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。 用译码器设计一个“1线-8线”数据分配器 本章小结 1．常用的中规模组合逻辑器件包括编码器、译码器、数据选择器、数值比较器、加法器等。 2．上述组合逻辑器件除了具有其基本功能外，还可用来设计组合逻辑电路。应用中规模组合逻辑器件进行组合逻辑电路设计的一般原则是：使用MSI芯片的个数和品种型号最少，芯片之间的连线最少 3．用MSI芯片设计组合逻辑电路最简单和最常用的方法是，用数据选择器设计多输入、单输出的逻辑函数；用二进制译码器设计多输入、多输出的逻辑函数。 * 4.4.4.1 数值比较器的定义及功能 输 入 输 出 A B FAB FAB FA=B 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 表4.4.1 1位比较器真值表 1. 1位数值比较器 将两个1位二进制数A、B进行比较 数值比较器就是对两数A、B进行比较，以判断其大小的逻辑电路。 真值表 逻辑表达式 逻辑图 1位数值比较器的逻辑图 * 将两个2 位二进制数A1 A0 、B1 B0进行比较： 真值表 逻辑表达式 逻辑图 0 0 1 0 1 0 1 0 0 A0 B0 A0 B0 A0 = B0 A1 = B1 A1 = B1 A1 = B1 0 1 0 × A1 B1 0 0 1 × A1 B1 FA=B FAB FAB A0 B0 A1 B1 输 出 输 入 表4.4.2 当高位（A1、B1）不相等时，无需比较低位（A0、B0），两个数的比较结果由高位比较的结果决定。 当高位相等时，两数的比较结果由低位比较的结果决定。 FAB = (A1B1) + ( A1=B1)(A0B0) FA=B=(A1=B1)(A0=B0) FAB = (A1B1) + ( A1=B1)(A0B0) 两位数值比较器逻辑图 2、2 位数值比较器 * 4.4.4.1 数值比较器的定义及功能 多位数值比较器的设计原则 先从高位比起,高位不等时，数值的大小由高位确定。 2. 2 位数值比较器 若高位相等,则再比较低位数,比较结果由低位的比较结果决定。 * 74LS85 1. 集成数值比较器74LS85的功能 74LS85的引脚图 74LS85是四位数值比较器 ，其工作原理和两位数值比较器相同。 74LS85比较器不仅能比较两个4位二进制数的大小，还能接受其它芯片比较结果的输出。 74LS85的示意框图 4.4.4.2 集成数值比较器 * 输 入 输 出 A3 B3 A2 B2 A1 B1 A0 B0 IAB IAB IA=B FAB FAB FA=B A3 B3 × × × × × × H L L A3 B3 × × × × × × L H L A3 = B3 A2 B2 × × × × × H L L A3 = B3 A2 B2 × × × × × L H L A3 = B3 A2 = B2 A1 B1 × × × × H L L A3 = B3 A2 = B2 A1 B1 × × × × L H L A3 = B3 A2 = B2 A1 = B1 A0 B0 × × × H L L A3 = B3 A2 = B2 A1 = B1 A0 B0 × × × L H L A3 = B3 A2 = B2 A1 = B1 A0 = B0 H L L H L L A3 = B3 A2 = B2 A1 = B1 A0 = B0 L H L L H L A3 = B3 A2 = B2 A1 = B1 A0 = B0 × × H L L H A3 = B3 A2 = B2 A1 = B1 A0 = B0 H H L L L L A3 = B3 A2 = B2 A1 = B1 A0 = B