CN107463510-CN201710717161-一种面向高性能的异构多核共享cache缓冲管理方法.pdfVIP

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 107463510 A (43)申请公布日 2017.12.12 (21)申请号 201710717161.6 (22)申请日 2017.08.21 (71)申请人 北京工业大学 地址 100124 北京市朝阳区平乐园100号 (72)发明人 方娟　张希蓓　陈欢欢　刘士建　 (74)专利代理机构 北京思海天达知识产权代理 有限公司 11203 代理人 张慧 (51)Int.Cl. G06F 12/0842(2016.01) G06F 9/48(2006.01) G06F 9/50(2006.01) 权利要求书1页 说明书5页 附图4页 (54)发明名称 一种面向高性能的异构多核共享cache缓冲 管理方法 (57)摘要 本发明公开一种面向高性能的异构多核共 享cache缓冲管理方法，首先在共享末级缓存L2 级Cache(LLC)的GPU侧建立一个与其结构相同的 缓冲buffer，GPU消息首先访问buffer，从而达到 过滤GPU流请求的目的，为CPU应用程序腾出LLC 空间。在加入buffer的基础上，针对CPU应用程序 和GPU应用程序不同的特性，采用合理的替换策 略，增加cache命中率。最后，调整buffer的大小， 根据IPC划分指标在运行前改变buffer大小，找 到最优性能方案，从而达到提升系统性能的目 的。 A 0 1 5 3 6 4 7 0 1 N C CN 107463510 A 权　利　要　求　书 1/1页 1.一种面向高性能的异构多核LLC缓冲管理方法，其特征在于，包括以下步骤： 步骤1，实现CPU请求与GPU请求区分，跟踪访存请求，使用标志位CPUorGPU来区分不同 核心的访存请求； 步骤2，在共享末级缓存L2级Cache(LLC)的GPU侧建立一个与其结构相同的缓冲 buffer； 步骤3，根据不同核心访存请求的标志位CPUorGPU决定访存请求映射到L2Cache地址还 是buffer地址； 步骤4，实现GPU请求的过滤，包括以下步骤： 步骤4.1，缓冲过滤 在L2Cache的请求缓冲队列L1RequestToL2Cache中，判断CPUorGPU消息标志位，如果该 请求是来自CPU核心的L1级Cache，将该访存请求映射到LLC，如果该请求是来自GPU核心的 L1级Cache，将该访存请求先映射到buffer，若未在buffer中命中，再映射到LLC； 步骤4.2，静态调整 改变buffer大小，将其分别改为12％LLC大小、25％LLC大小和50％LLC大小，统计共享 缓存CPU和GPU程序各自的单位周期内执行的指令数量(Instructions Per Cycle简称 IPC)，找到性能最优的buffer大小； 步骤5，将合理的替换策略应用于buffer中，当请求访问buffer时，使用更适合GPU应用 程序的改进的LRU替换算法(PseudoLRU)将不常用的块替换掉。 2.如权利要求1所述的面向高性能的异构多核LLC缓冲管理方法，其特征在于，步骤2具 体为：在配置文件中定义两个L2Cache，在每个L2Cache Controller上新增BufID编号位，并 规定BufID为0的L2Cache为LLC,BufID为1的L2Cache为Buffer，Buffer的大小为编LLC大小 的6％。 3.如权利要求2所述的面向高性能的异构多核LLC缓冲管理方法，其特征在于，步骤3