08级EDA期中.docVIP

设计8选1多路选择器，其中：d0、d1、....d7为8个数据源，a[2..0]为3位地址码，g为使能端（低电平有效，高电平输出’0’），y为选择输出端。当a=000时，d0输出，当a=001时，d1输出，以此类推。（15分） LIBRARY IEEE;--打开电子电气工程师协会库 USE IEEE.STD_LOGIC_1164.ALL;--允许使用IEEE库中STD_LOGIC_1164程序包中的所有内容（.ALL） ENTITY MUX81 IS--实体开头，8选1多路选择器，设此模块的器件名是MUX81，MUX81是实体名 PORT(a:IN STD_LOGIC_VECTOR(1 DOWNTO 0); --输入选择信号， ???? d0,d1,d2,d3,d4,d5,d6,d7,g:IN STD_LOGIC; --输入信号 ???? y:OUT STD_LOGIC);--输出端， END ENTITY;--实体结尾, ENTITY、IS、PORT、END ENTITY都是关键词，不分大小写 ARCHITECTURE ONE OF MUX81 IS—以关键词ARCHITECTURE引导，END ARCHITECTURE ONE结尾的语句称为结构体 BEGIN PROCESS(a)—PROCESS引导的语句称为进程语句，（a）是进程的敏感信号表 BEGIN IF (a=000)