Vivado中debug用法要点.docxVIP

Vivado中debug用法由?技术编辑archive1?于 星期四, 07/16/2015 - 16:03 发表Vivado和ISE相比ChipScope已经大幅改变，很多人都不习惯。在ISE中称为ChipScope而Vivado中就称为in system debug。下面就介绍Vivado中如何使用debug工具。Debug分为3个阶段：1. 探测信号：在设计中标志想要查看的信号2. 布局布线：给包含了debug IP的设计布局布线3. 分析：上板看信号一 探测信号探测信号有2种方法一种是直接在HDL源代码中用（*mark_debug = “true”*）标识出要探测的信号 另一种是 在综合过后的网表文件中添加标志。1 .在HDL源代码中添加标志然后点击open Synthesized Design然后点击Tools- Set Up Debug点击 Next点击Add/Remove Nets点击find会出来所有信号。如果需要添加debug的信号，从左边框中选择所需信号，点击按 钮加到右边来。如果需要去除不需要的debug信号，从右边框中选择所需信号，点击按钮就 去除了。选好信号之后，在右下角点击Ok按钮。在此框中为所有debug信号选择时钟域，选择debug信号，右键选择Select Clock Domain。注意每一个时钟域对应一个单独的ILA 2.0core。在此框中选择所需时钟，点击ok点击next然后继续下面的Implement 流程点击Save保存修改后的工程后面像以前一样等工程跑结束。2.在网表文件中添加标志网表文件添加标志，第一步也是打开综合后设计。如下图所示第二步是打开debug窗口Open synthesized Design之后，有2种方法来标志debug信号(1) 第一种方法是在Netlist窗口中选择信号，右键点击Mark Debug(2) 第二种方法是在Tools中选择Setup Debug 推荐使用此方法然后和前面一样继续跑工程。二 上板调试?上板的时候选择Open hardware session ,然后Open a new hardware target选择next选择next选择Next选择FPGA来配置文件注意移到另一台电脑看debug信号时，必须将debug_nets.ltx 文件和bit文件一起移过去。如下图红框所示如果需要设置触发条件，选择Windows – Debug Probes在Debug Probe窗口中选择需要设置的信号，然后设置触发条件。在Trigger Pos中可以设置抓取到触发信号跳变前N个时钟周期可以被抓到古今名言敏而好学，不耻下问——孔子业精于勤，荒于嬉；行成于思，毁于随——韩愈兴于《诗》，立于礼，成于乐——孔子己所不欲，勿施于人——孔子读书破万卷，下笔如有神——杜甫读书有三到，谓心到，眼到，口到——朱熹立身以立学为先，立学以读书为本——欧阳修读万卷书，行万里路——刘彝黑发不知勤学早，白首方悔读书迟——颜真卿书卷多情似故人，晨昏忧乐每相亲——于谦书犹药也，善读之可以医愚——刘向莫等闲，白了少年头，空悲切——岳飞发奋识遍天下字，立志读尽人间书——苏轼鸟欲高飞先振翅，人求上进先读书——李苦禅立志宜思真品格，读书须尽苦功夫——阮元非淡泊无以明志，非宁静无以致远——诸葛亮熟读唐诗三百首，不会作诗也会吟——孙洙《唐诗三百首序》书到用时方恨少，事非经过不知难——陆游问渠那得清如许，为有源头活水来——朱熹旧书不厌百回读，熟读精思子自知——苏轼书痴者文必工，艺痴者技必良——蒲松龄 声明访问者可将本资料提供的内容用于个人学习、研究或欣赏，以及其他非商业性或非盈利性用途，但同时应遵守著作权法及其他相关法律的规定，不得侵犯本文档及相关权利人的合法权利。谢谢合作！