Hspice软件在时钟产生电路设计中的应用.docVIP

Hspice软件在时钟产生电路设计中的应用 　　摘要:提出一种基于Hspice的时钟产生电路设计,仿真结果显示:电路可以产生占空比约为30%的特定时钟信号。实践表明运用Hspice软件可以有效提高电路设计质量。 　　关键词:Hspice;时钟信号;压控振荡器 　　中图分类号:TN402文献标识码:A文章编号:1009-3044(2010)13-3567-01 　　A Design of Clock Generation Circuit Based on Hspice 　　ZHAI Yan-nan 　　(Aviation University of Air Army, Basic Department, Changchun 130022, China) 　　Abstract: A clock generation circuit is proposed based on Hspice. The simulation result indicates that the clock of the duty circle is about 30%. In summary, the Hspice soft is very effective and valuable for circuit design. 　　Key words: Hspice; clock signal; voltage controlled oscillator 　　1 概述 　　Hspice是一款商业化通用电路模拟程序,有利于新产品的开发、设计,帮助集成电路设计人员更有效率的将设计思想转变为产品。为此,本文用Hspice软件进行时钟电路的设计。时钟产生电路一般由RS触发器构成,产生占空比等于50%的时钟信号。然而,有些电路,比如电荷泵电路,在使用这种信号时存在电荷泄漏、充放电流失配等不利因素[1-2]。为了解决这些问题,本文设计一个时钟产生电路。 　　2 电路设计 　　2.1 电路图设计 　　图1是本文所设计的时钟产生电路。它由基准电压源、电压放大器、压控振荡器和时序电路组成[3],Vce为使能信号。基准电压源可以产生对电源电压不敏感的参考电压Vref。Vref再经过电压放大器分压得到压控振荡器的驱动电压VinVCO。在VinVCO的驱动下,压控振荡器产生同频率、等幅值、初相角不同的周期振荡信号clk1和clk2。clk1和clk2经过时序电路的整形作用,输出无交叠时钟信号clka和clkb。 　　2.2 编写网单程序 　　利用Hspice电路仿真软件编写各电路模块的网单程序,设计时调节网表中器件的宽度和长度,对电路进行多次仿真,观察输出波形,得出最佳的器件尺寸。以电压放大器为例,对电路进行瞬态仿真,仿真温度为27℃,仿真时间为20μs,Hspice网单程序如下: 　　.lib NEC_05.lib TT 　　.lib NEC_05.lib RES 　　* CDL Netlist: 　　* Cell Name: voltage souce reference circuit* Global Net Declaration 　　.GLOBAL gnd vdd 　　* Parameter Statement 　　.PARAM 　　* Sub-Circuit Netlist: * Block: nmos 　　.subckt nmos D S G ln=0 wn=0 　　*.NOPIN vdd *.PININFO D:B S:B G:I 　　MN0 D G S gnd NENH w=wn l=ln 　　.ends nmos 　　* Sub-Circuit Netlist: * Block: pmos 　　.subckt pmos D S G l=0 w=0 　　*.NOPIN gnd *.PININFO D:B S:B G:I 　　MP0 S G D vdd PENH w=w l=l 　　.ends pmos 　　*Main Circuit Netlist: 　　* Block: voltage amplifier 　　*.PININFO vref:I *.PININFO vce:I 　　*.PININFO vinvco:O 　　MP1 vdd vref net1 pmos l=45.0u w=2.0u 　　MP2 net1 vce vinvco pmos l=2.4u w=28.0u 　　MN1vinvco vinvco gnd nmos l=3.0u w=10.5u 　　MN2 vinvco vce gnd nmos l=4.0u w=20.0u 　　*.ends voltage amp