并行EEPROM编程器的设计与实现.docVIP

并行EEPROM编程器的设计与实现 　　摘要:通过对并行EEPROM写指令时序的介绍分析以及RS-232接口的应用,并行EEPROM编程器的设计在FPGA中得以实现,该设计具有硬件电路简单可靠,软件设计易于实现,编程操作方便的优点,并具有通用推广型 。 　　关键词:EEPROM;FPGA;RS-232;VHDL 　　中图分类号:TP331.2文献标识码:A 文章编号:1009-3044(2010)07-1621-02 　　The Design and Implementation of Parallel EEPROM Programmer 　　ZHANG Jie 　　(School of Optoelectronic Information, UESTC, Chengdu 610054, China) 　　Abstract: Through the introduction and analysis of program instruction cycle of parallel EEPROM and the application of RS-232 interface, the design of parallel EEPROM programmer is implemented in FPGA, which is simple and credible in hardware circuit, easy to implement in software design, convenient to program, and to be popularized. 　　Key words: EEPROM; FPGA; RS-232; VHDL 　　EEPROM(Electrically Erasable Programmable Read Only Memory)作为电可擦除存贮器具有可多次擦写且掉电不掉数据的巨大优势,很多硬件系统都需要EEPROM来存放一些关键的硬件数据或者配置信息。例如事先在EEPROM中特定的地址存入几百上千数据以供后续处理调用,但是由于需要存入的数据数量太多且会因为其他模块的参数调整进行修改,所以需要烧写和修改EEPROM数据时操作非常繁琐且效率极低。 　　本文所采用的方法操作方便明了,利用串口调试工具软件控制电脑的RS-232串口发送含有待烧写数据信息的TXT文档便可以一次性完成对EEPROM的编程,效率大大提高。整个方案的系统框图如图1。 　　1 RS-232接口 　　RS-232是美国电子工业协会(EIA)代表推荐(Recommend Standard)的一种标识为232接口标准。例如,目前一般PC机的COM口就是RS-232接口。本文也是采用PC机的COM口。 　　RS-232接口的电平标准是以正负电压来表示逻辑状态,正电压(+3V~+15V)表示信号有效,负电压(-15V～-3V)表示信号无效,此外的电压范围均无意义。本文实现的硬件平台里采用的是Xilinx的FPGA XC3S100E,在RS-232与TTL电平之间需要加上232(MAX3232)电平转换芯片(MAX3232)实现电平和逻辑关系的变换。 　　通过串口以一定的波特率来发送的数据结构是以8bit为数据长度,在每个字节的数据之间会插入一个停止位,所以在通过MAX3232转换成TTL电平进入FPGA后,需要将这个停止位从数据帧中去掉。另外,FPGA处理串口数据时要保持和RS-232设置的波特率一致,如果要改变波特率,那么在FPGA内部可以根据外部的晶振输入时钟和内部分频处理来实现(本文采用的波特率为38400)。一般选取可以通过整数倍分频来实现RS-232标准波特率的晶振频率,比如18.432MHz或者19.2MHz等。 　　2 协议处理模块 　　在FPGA处理与EEPROM时序之前,有一个关键问题就是协议处理的问题。本文采用的协议是一种自定义的帧协议(每个字节均为十六进制)。 　　在帧结构中的头尾字节5A作为帧头和帧尾;而第二和第三字节55 51作为控制字来确保接收到的协议不易重复不易掉包。那么第四和第五字节作为即将进行烧写操作所对应EEPROM中的物理地址。下面是整个协议处理流程,如图3所示。 　　在FPGA内部处理经RS-232发送的协议数据后,协议数据进入FPGA内部的一个数据缓冲区等待处理。当数据缓冲区连续检测到帧头5A和控制字55 51后,记下帧头标志进入等待帧尾的状态。如果再次出现5A,就暂且记下作为帧尾到来的标志。之前记下帧头标志时开始对此后收到的数据字节进行计数,当帧尾的标志到达且字节计数器为3时就认定此帧为有效数据帧,将数据帧中的有效地址信息和数据信息提取后输出给时序控制端口,