180纳米逻辑芯片制造流程.pptVIP

下载本文档

160
0
约1.13万字
约 40页
2018-03-15 发布于河北
举报
版权申诉

180纳米逻辑芯片制造流程.ppt

1、本文档共40页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

180纳米逻辑芯片制造流程

018LG Process Introduction (1P6M) * Logic Circuit: 能够展现精确的模拟特性， SOC与IC组成的系统相比，由于SOC能够综合并全盘考虑整个系统的各种情况，可以在同样的工艺技术条件下实现更高性能的系统指标若采用IS方法和0.35?m工艺设计系统芯片，在相同的系统复杂度和处理速率下，能够相当于采用0.25 ~ 0.18?m工艺制作的IC所实现的同样系统的性能与采用常规IC方法设计的芯片相比，采用SOC完成同样功能所需要的晶体管数目可以有数量级的降低 ASIC: 为了满足消费者特定需求而专门设计的半导体电路 VDD IN OUT CMOS反相器 VDD Y A1 A2 与非门：Y=A1A2 基本电路结构：MOS器件结构基本电路结构：CMOS 18LG adopt 27 Photo mask , if include ESD layer AA/Poly/CT/ M1~M5/ V1~V5 use DUV scanner (13 layer) “ DARC” Cap on Critical layer and Top M6 Poly M1~M5 adopt OPC (optical proximity correction) for line-end shorting island missing Composite Spacer (ONO) PSM method apply on CT layer Cobalt salicide process Low K IMD layer (FSG) 0.18um Process Features Outline 1. STI/Trench Isolation 2. Well Definition/Vt Adjust 3. Gate Formation 4. N/PMOS Formation 5. Salicide Formation 6. ILD Layer / Contact CT (FEOL: device) 7. Metal / VIA 8. Top Meta l Via 9. Passivation (BEOL: interconnect) WAFER START RS CHECK P type 8 ~ 12 ohm-cm, non-EPI wafer Start OX 100A dry 1. PR isolation 2. Prevent the laser mark Si recast 3. Surface cleanness 4. Backside oxidation trap the metal ion ZERO Photo For ASML stepper system global Wafer alignment ZERO Fully dry etch (OX 100A + SI 1200+-200 A) ZERO Strip 1625? Nitride 110? PAD Oxide Wafer Mark (For Wafer alignment) Scrubber Clean (TJBB) Start oxide RM NLH320A (50:1 HF 350 sec) Meas: Ox RM THK (25~35A) AA OX Pre-cln NCR1DH75ARCAM Pad oxide 110+-7A/ 920oC dry O2 As buffer layer to release stress, due to SIN and Si different lattice constant Nitride DEP (w/I scrubber ) 1625+- 100A / 760oC Wafer Start STOP LAYER of STI CMP SiON DEP(CVD) FE DARC320 (w/I scrubber ) AA Photo (120 layer) AA Etch (5800A) SiN/Ox+Si etch ( 80 +-2degree) AA Asher