MAX-PLUS2学习资料.pptVIP

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 湖北众友科技EDA工作室 * 1.42:一位热码循环编码器 （1）原理：clk为时钟信号，start为编码有效信号，低电平时有效，当start有效时， c3-c0从1000-0100-0010-0001-1000循环显示，保持一位热码循环显示。 * 湖北众友科技EDA工作室 * 1.42:一位热码循环编码器 （2）选择MAX＋plus II的菜单“File”中“New”对话框如下图所示：选择“Waveform Editor file”。注意要选“WDF”文件类型。 * 湖北众友科技EDA工作室 * 1.42:一位热码循环编码器 （3）选择菜单“Node”中 “Insert Node….”,弹出“Insert Node”对话框。在接点名中填入需要增加的节点，选择节点类型。输完所有的节点，就可以把波形输进去了 * 湖北众友科技EDA工作室 * 1.42:一位热码循环编码器 （4）注意：C3-C0引脚的变化与时钟的上升沿是严格一致的，不能有延迟。如下所示输入相关参数。然后输入好相关波形存盘编译即完成设计。 * 湖北众友科技EDA工作室 * 结束语： 示例汇集暂时进行到此为止，主要是引导学生掌握设计方法，更高层次的设计暂时还有很多末涉及到，在注重基础. 返回首页 * * * * * * * * * * * * * * * * * * * * * * * * * * * * 湖北众友科技EDA工作室 * 步骤5:时序仿真 单击Simulator对话框中的“Start”按钮，仿真提示无错。 * 湖北众友科技EDA工作室 * 步骤5:时序仿真 (8)观察半加器的仿真波形。 结果正确，但有延迟 * 湖北众友科技EDA工作室 * 步骤5:时序仿真 (9)精确测量半加器输入与输出波形的延迟量。 * 湖北众友科技EDA工作室 * 步骤5:时序仿真 * 湖北众友科技EDA工作室 * 步骤5:时序仿真 单击“Start”按钮，延迟分析完成。 注意：这个延迟量是针对ACEX1K系列EP1K30QC208-2器件的 * 湖北众友科技EDA工作室 * 步骤6:建立元件 (10)包装元件入库。 * 湖北众友科技EDA工作室 * 步骤6:建立元件 打开“Enter Symbol”菜单可以看到我们的包装元件，不妨新建一个pdf文件调出来观察一下。 * 湖北众友科技EDA工作室 * 步骤7:引脚锁定 (1)调出引脚锁定对话框。 注意：管脚定义跟目标器件及硬件相关，这里以ZYE1502E的EDA-E实验箱系统进行实测。 步骤7:引脚锁定 (2)定义引脚 特别注意：引脚重新定义后必须再通过编译器“Compile”对文件重新进行编译，以便将引脚信息编入下载文件中。 目标芯片为ACEX1K系列的EP1K30QC208-2，芯片45、46脚对应硬件按键1、2，19、24脚对应硬件发光二极管1、2。 输入半加器的端口名 输入目标芯片对应管脚号 增加到列表框 引脚锁定列表框 端口输入输出类型选择 * 湖北众友科技EDA工作室 * 步骤8:编程下载 (1)下载方式设定。 * 湖北众友科技EDA工作室 * 步骤8:编程下载 * 湖北众友科技EDA工作室 * 步骤8:编程下载 * 湖北众友科技EDA工作室 * 步骤8:编程下载 (2)下载。连接好硬件及下载连接线等。按“Configure”下载配置文件。成功后通过硬件进行逻辑验证。 步骤9:设计顶层文件 (1)依照前面的步骤2，新建f_adder.gdf文件，调入半加器。 步骤9:设计顶层文件 (2)可以将前面的步骤看成是完成了一个底层元件的设计，并被包装入库。现在利用已设计好的半加器，完成顶层项目全加器的设计，详细步骤可参考前面的设计流程。这里不再详述。 补充说明:多层设计流程与单一层次设计完全一样,此时低层次的设计项目只是高层次项目(顶层设计)中的某个或某些元件,而当前的顶层设计项目也可成为更高层设计中的一个元件。 * 湖北众友科技EDA工作室 * 1.14设计流程归纳 步骤1： 建立工作库 文件夹 步骤2： 输入设计项目 原理图/VHDL代码 步骤3：存盘， 注意原理图 /文本取名 步骤4： 将设计项目 设置成Project 步骤5： 选择目标器件 步骤6： 启动编译 步骤7： 建立仿真 波形文件 步骤8： 仿真测试和 波形分析 步骤9： 引锁定并编译 步骤10： 编程下载/配置 步骤11： 硬件测试 1.15补充说明 本示例汇集主要讲述一个项目的设计原理与设计方法，从而举一反三，提高自己的设计能力，前面讲述了设计流程，供初学者快速入门，要想知道