数字逻辑课件-第1章06.pptVIP

第一章 开关理论基础 1.6 数字集成电路 集成电路的定义 集成电路（integrated circuit，缩写为IC）：是相对“分立原件”而言的，是所有以半导体工艺将电路集成到一块芯片的器件总称。 集成电路的制造技术类型 目前最常用的工艺: TTL（三极管－三极管逻辑）集成电路和CMOS（互补型金属氧化物半导体逻辑）集成电路。 集成电路的封装类型 按封装（外形）分： 插孔装配：IC的引脚通过小孔插入到印制电路板上，并且这些引脚是焊接到印制板另一侧的导线上。 平面装配：它是插孔装配技术的一种改进，印制电路板上不需要做小孔，而是把IC的引脚直接焊到印制板一侧的导线上，而板子的另一侧留作其他电路使用。 集成电路的封装类型 按封装（外形）分： 插孔装配：常见的是双列直插式（Dual In-line Package，DIP）封装，引脚从封装两侧引出，封装材料有塑料和陶瓷两种 。绝大多数中小规模 IC均采用这种封装形式，其引脚数一般不超过100个。适合在PCB板上插孔焊接，操作方便。塑封DIP应用最广泛。 集成电路的封装类型 按封装（外形）分： 插孔装配：还有插针网格阵列（Pin Grid Array Package，PGA）封装，其底面的垂直引脚呈陈列状排列，一般要通过插座与PCB板连接。引脚数从64 到447 左右。插拔操作方便，可靠性高，可适应更高的频率。 集成电路的封装类型 按封装（外形）分： 平面装配：SOIC(Small Out-line Integrated Circuit)或称SOP(Small Out-Line Package) 双列表面安装式封装。引脚有J形和L形两种形式，引脚数8到32。体积小，是最普及的表面贴片封装。 集成电路的封装类型 按封装（外形）分： 平面装配：塑料有引线芯片载体（Plastic Leaded Chip Carrier，PLCC）和陶瓷有引线芯片载体（Ceramic Leaded Chip Carrier，CLCC）。引脚从封装的四个侧面引出，呈J字形，引脚数18到84。 J 形引脚不易变形，但焊接后的外观检查较为困难。 集成电路的封装类型 按封装（外形）分： 平面装配：陶瓷无引线芯片载体（Leaded Ceramic Chip Carrier，LCCC） 。芯片封装在陶瓷载体中，无引脚的电极焊端排列在底面的四边，引脚数18到156。高频特性好，造价高，一般用于军品。 集成电路的规模类型 (1) 小规模集成电路（Small Scale Integration，SSI） 含逻辑门个数小于10 门(或含元件数小于100个)。 (2) 中规模集成电路（Medium Scale Integration，MSI） 含逻辑门数为10门-99门(或含元件数100个-999个)。 (3) 大规模集成电路（Large Scale Integration，LSI） 含逻辑门数为100门-999门(或含元件数1000个-9999个)。 (4) 超大规模集成电路（Very Large Scale Integration，VLSI） 含逻辑门数为1000门-9999门(或含元件数10000个-99999个)。 (5) 巨大规模集成电路（Ultra Large Scale Integration，ULSI） 含逻辑门数大于10000 门(或含元件数大于100000个)。 实际的与非门器件 集成电路的使用特性 (1) 负载能力 一个逻辑门通常只有一个输出端，但它能与下一级的多个逻辑门的输入端连接。一个门的输出端所能连接的下一级逻辑门输入端的个数称为该门电路的扇出系数，或称负载能力。TTL一般门电路的扇出系数为8，驱动门的扇出系数可达25。CMOS门的扇出系数更大一些。 集成电路的使用特性 (2) 延迟特性 平均传输延迟时间是反映门电路工作速度的一个重要参数。以与非门为例，在输入端加上一个正方波，则需经过一定的时间间隔才能从输出端得到一个负方波。这两个方波的时间关系如图所示。若定义输入波形前沿的50%到输出波形前沿的50%之间的时间间隔t1为前沿延迟；同样，若定义t2为后沿延迟，则它们的平均值称为平均传输延迟时间，简称平均时延。 集成电路的使用特性 (3) 功耗特性 集成电路的功耗和集成度密切相关。功耗大的的器件集成度不能很高，否则，器件因无法散热而容易烧毁。 当输出端空载，门电路输出低电平时电路的功耗称为空载导通功耗Pon。当输出端为高电平时，电路的功耗称为空载截止功耗Poff。平均功耗P=(Pon+Poff)/2。例如74H系列TTL门电路，平均功耗为22毫瓦。而CMOS门电路平均功耗在微瓦数量级。 集成电路