集成电路课程设计指导书精选.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
集成电路课程设计指导书精选

集成电路设计 1.目的与任务本课程设计是课程,其主要目的是使学生在熟悉集成电路制造技术半导体器件原理的基础上,利用软件,熟悉和掌握系统设计→电路设计→版图设计→版图验证等mhp_n05 MOSIS: mhp_n08 MOSIS: mhp_n12 MOSIS: mhp_ns5 MOSIS: mhp_ns8 ORBIT: orbtn12 ORBIT: orbtn20 ORBIT: orbtp12 ORBIT: orbtp20 (3)根据所规定的工艺及设计规则,选取合理的模型库,也可自己建立合理的模型,使用其参数进行相关计算; (4)选用以λ(lambda)为单位的设计规则。 3.主要教学环节 3.1设计安排 (1)课程设计时间为两周; (2)第1天上午讲授设计的要求、布置设计题目; (3)第1天完成功能分析及逻辑设计; (4)第3天完成电路设计; (5)第4天完成功耗与延时估算; (6)第5天完成电路模拟与仿真; (7)第8天完成版图设计及检查 (8)第9~10天完成设计报告,答辩。 注:各人可根据自己的完成情况,灵活掌握,并尽可能提前完成。 3.2指导与答疑 现场有教师答疑,学生有疑难问题可找教师答疑。教师一般只提供指导性意见,学生应充分发挥主观能动性,提高分析问题和解决问题的能力。 3.3设计的考评 教师根据学生设计全过程的完成情况、答辩成绩和课程设计报告书综合评出该课程设计成绩。 4.课程设计报告的内容和要求 课程设计报告的内容必须包括上述设计内容的每一项,每一项要有设计思路分析,合理性分析; 每一个参数计算要列出计算公式来源,选用原始参数依据; 每一级电路参数计算(主要是W/L)要有相应的电路图; 模拟时要列出源程序,所用模型参数,结果及分析; 版图设计要有单元版图和总体布置版图; 总结这次课程设计的经验和体会; 每人提交一份报告书; 提交电子版所有设计内容:电路图、模拟结果、版图、设计报告书。 附录:设计题目及设计方法简介 1.设计题目 1.1器件名称: 3—8线译码器的74HC138芯片(学号尾号为双数的同学); 含两个2-4译码器的74HC139芯片(学号尾号为单数的同学); 或自选复杂程度与此相当的其他芯片,但需指导教师同意。 1.2要求的电路性能指标: 可驱动10个LSTTL电路(相当于15pF电容负载); 输出高电平时,|IOH|≤20μA,VOH,min=4.4V; 输出底电平时,|IOL|≤4mA,VOL,man=0.4V; 输出级充放电时间tr=tf ,tpd<25ns; 工作电源5V,常温工作,工作频率fwork=30MHz,总功耗Pmax=150mW。 2.设计方法简介(以74HC139为例) 2.1 74HC139芯片简介 74HC139是包含两个2线— 4线译码器的高速CMOS数字电路集成芯片,能与TTL集成电路芯片兼容,它的管脚图如图1所示,其逻辑真值表如表1所示。 图1 74HC139的管脚图 表1 74HC139真值表 片选 输入 数据输出 Cs A1 A0 Y0 Y1 Y2 Y3 0 0 0 0 1 1 1 0 0 1 1 0 1 0 1 0 1 1 0 1 0 1 1 1 1 1 0 1 × × 1 1 1 1 74HC139的逻辑表达式: , , 74HC139的逻辑图如图2所示: 图2 74HC139的逻辑图 2.2电路设计 2.2.1 输出级电路设计 据要求,输出级等效电路如图3所示。输入Vi为前一级的输出,可认为是理想的输出,即ViL=Vss,ViH=VDD。 图3 输出级等效电路 输出级 N管(W/L)N的计算 当输入为高电平时,输出为低电平,N管导通,后级TTL有较大的灌电流输入,要求|IOL|≤4mA,VOL,man=0.4V,依据NMOS管的理想电流方程分段表达式: 或依据NMOS管的理想电流方程统一表达式: 求出(W/L)N,min极限值,往大值取整数,以λ为单位表示(下同)。 特别提示:计算过程中,要统一各参数的单位。 (2)输出级 P管(W/L)P的计算 当输入为低电平时,输出为高电平,P管导通。同时要求N管和P管的充放电时间tr=tf ,分别求出这两个条件下的(W/L)P,min极限值,然后取大者。 以|IOH|≤20μA,VOH,min=4.4V为条件计算(W/L)P,min极限值:用PMOS管的理想电流方程分段表达式: 或依据PMOS管的理想电流方程统一表达式: 求(W/L)P,min极限值。 N管和P管的充放电时间tr和tf表达式分别为: 以tr=tf为条件计算(W/L)P,min极限值。 比较①和②中(W/L)P,min值,取大值者作为输出级的(W/L)P值。 2.2.2

文档评论(0)

feixiang2017 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档