数字逻辑自测9.docVIP

专科试卷（九） 选择题（每小题2分，共30分） 1.逻辑函数F1=∑m（2，3，4，8，9，10，14，15） ，它们之间的关系是________。 A． B． C． D．、互为对偶式 2.若输入变量A、B全为1，输出F=0，则输入输出的关系是 ________。 A. 异或 B. 同或 C. 与 D. 与非 3.在下列逻辑函数中，F恒为0的是________。 A. F（ABC）= B. F（ABC）= + + C. F（ABC）= D. F（ABC）=+ + 4.在下列电路中，不是组合逻辑电路的是________。 A. 编码器 B. 锁存器 C. 全加器 D. 比较器 5.采用4位比较器（74LS85）对两个四位数比较时，先比较________位。 A．最低 B.次高 C.次低 D.最高 6.用三线-八线译码器74LS138和辅助门电路实现逻辑函数Y=，应________。 A.用与非门，Y= B.用与门，Y= C.用或门，Y= D.用或门，Y= 7.一位十进制计数器，至少需要________个触发器。 A. 3 B. 4 C. 5 D.10 8.集成计数器的模值是固定的，但可以用________来改变它们的模值。 A.复0和复9 B.置数法和复位法 C.改变初值法 D. 控制CP脉冲 9.Moore和Mealy型时序电路的主要区别是，前者________。 A.没有输入变量 B.输出只和当时电路的状态有关，与当时的输入无关 C.没有输出变量 D. 输出只和当时的输入有关，与当时的电路状态无关 10.使用256×4位ROM芯片构成2K×32位存储器，共需ROM芯片________片。 A.64 B.32 C.48 D.16 11.一个存储矩阵有64行，64列，那么存储矩阵的存储容量为________。 A．2048bit B．4096bit C．1024 bit D．128bit 12.在ispLSI1032中，有32个________。 A. 巨块 B.输出布线区 C. GLB D. 逻辑输出宏单元 13.可编程逻辑器件PLD，其内部均由与阵列和或阵列组成。其中，不是与阵列可编程的器件有________。 A. ROM B.PLA C. PAL D.GAL 14.构成数字系统必不可少的逻辑执行部件为________。 A. 控制器 B. 计数器 C. 基本子系统 D. 逻辑门 15.转移指令执行结束后，程序计数器PC中存放的是________。 A.该转移指令的地址 B.顺序执行的下条指令地址 C.转移的目标地址 D.任意指令地址 填空题（每小题2分，共18分） 1.任何一个逻辑函数可以化成一组_______________之和表达式。 2.逻辑函数 。则的最简式为_______________。 3.最基本的三种逻辑运算是_______________。 4.各种门电路组合而成且无__________的逻辑电路称为__________逻辑电路。 5.数据选择器是一种_____输入，__________输出的逻辑构件。 6.对于T触发器，若现态Qn＝0，欲使其次态Qn+1＝1，输入T＝_______________。 7.1M×4位的RAM芯片，其数据线是_______________条。 8.GLB由与阵列，_______________，四输出逻辑宏单元，_____________等四部分组成。 9.总线结构的逻辑实现可采用三态门方式，它是_______________向总线。 组合逻辑设计（12分） 已知某组合逻辑电路的输入A、B、C及输 出F的波形如图1所示。 (1)列出真值表。 (2)画出卡诺图，写出最简逻辑函数表达式。 (3)画出用与非门实现的电路图。 时序逻辑分析（14分） 分析图2所示的3位计数器，要求: (1) 写出电路的状态方程 (2) 做出状态转移表或状态转移图； (3) 计数器的模是多少？能否自启动？ 图2 硬件描述语言设计（12分） 用VHDL语言设计如下六个基本逻辑门： F6=A6⊙B6 要求：(1)包含ABLE_HDL标准结构语句 (2)采用逻辑方程法 (3)用测试向量部进行四组值的测试（输入值自选） 小型控制器设计（14分） 已知某控制器ASM流程图如图3所示。执行部件中有两个寄存器、分别存放两个输入参数N（常量）和X（变量），并用一个比较器进行比较。设控制器采用D触发器，状态周期，其中用作D触发器状态改变时序，用作控制器发出的打入寄存器时序。设计“计数器型”控制器电路。 图3 图1 X=N 00 0 1 01 10 a b c A=B