原创力文档- 1、本文档共11页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
vhdl语言编程实例
实现各种逻辑功能：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY louji1a IS
PORT(S: IN STD_LOGIC_VECTOR(2 DOWNTO 0);
C: IN STD_LOGIC;
A: IN STD_LOGIC_VECTOR(4 DOWNTO 0);
B: IN STD_LOGIC_VECTOR(4 DOWNTO 0);
F: OUT STD_LOGIC_VECTOR(4 DOWNTO 0)
);
END ENTITY louji1a;
ARCHITECTURE ONE OF louji1a IS
BEGIN
F=A WHEN S=000 ELSE
A-B WHEN S=001 ELSE
A-1 WHEN (S=010 AND C=0) ELSE
A+1 WHEN (S=011 AND C=0) ELSE
A AND B WHEN S=100 ELSE
A OR B WHEN S=101 ELSE
A XOR B WHEN S=110 ELSE
NOT A WHEN S=111 ELSE
NULL;
END ARCHITECTURE ONE;
38译码器：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY yimaqi1a IS
PORT(A: IN STD_LOGIC_VECTOR(3 DOWNTO 0);
B: OUT STD_LOGIC_VECTOR(6 DOWNTO 0)
);
END ENTITY yimaqi1a;
ARCHITECTURE one OF yimaqi1a IS
--SIGNAL abc:STD_LOGIC_VECTOR(3 DOWNTO 0);
--SIGNAL def:STD_LOGIC_VECTOR(6 DOWNTO 0);
BEGIN
--abc=A3A2A1A0;
--def=gfedcba;
PROCESS (A)
BEGIN
case A IS
WHEN0000=B=0111111;
WHEN0001=B=0000110;
WHEN0010=B=1011011;
WHEN0011=B=1001111;
WHEN0100=B=1100110;
WHEN0101=B=1101101;
WHEN0110=B=1111101;
WHEN0111=B=0000111;
WHEN1000=B=1111111;
WHEN1001=B=1101111;
WHEN1010=B=1110111;
WHEN1011=B=1111100;
WHEN1100=B=0111001;
WHEN1101=B=1011110;
WHEN1110=B=1111001;
WHEN1111=B=1110001;
WHEN OTHERS =NULL;
END CASE ;
END PROCESS;
END ARCHITECTURE ONE;
十进制计数器：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY jishuqi1a IS
PORT(CLK,EN,CTRL,CLR:IN STD_LOGIC;
Q:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
CO:OUT STD_LOGIC);
END ENTITY jishuqi1a;
ARCHITECTURE BHV OF jishuqi1a IS
SIGNAL QQ :STD_LOGIC_VECTOR(3 DOWNTO 0);
BEGIN
PROCESS(CLK,EN,CTRL,CLR)
--VARIABLE QQ :STD_LOGIC_VECTOR(3 DOWNTO 0);
BEGIN
IF CLR=0 THEN QQ=0000;
ELSIF CTRL=0 THEN QQ=0000;
ELSIF CLKEVENT AND CLK=1
THEN IF EN=1 THEN IF QQ9 THEN QQ=QQ+1;ELSE QQ=0000;
END IF;
END IF;
END IF;
IF QQ=0000 THEN CO=1;
ELSE CO=0;
END IF;
END PROCESS ;
Q=QQ;
END ARCHITECTURE BHV;
实现六十进制计数器：
实现任何计数器:
librar
文档评论（0）