11月11日时钟模块和定时器.docVIP

11月11日 时钟模块和定时器 准备知识 时钟周期时钟周期是单片机的基本时间单位。时钟周期也称为振荡周期，定义为时钟脉冲的倒数（时钟周期就是直接供内部CPU使用的晶振的倒数，例如12M的晶振，它的时钟周期就是1/12us），是计算机中的最基本的、最小的时间单位。在一个时钟周期内，CPU仅完成一个最基本的动作。时钟脉冲是计算机的基本工作脉冲，控制着计算机的工作节奏。时钟频率越高，工作速度就越快。 机器周期：在计算机中，常把一条指令的执行过程划分为若干个阶段，每一个阶段完成一项工作。每一项工作称为一个基本操作，完成一个基本操作所需要的时间称为机器周期 430周期一个时钟周期＝ MCLK晶振的倒数。如果MCLK是8M，则一个时钟周期为1/8us。一个机器周期 ＝一个时钟周期，即430每个动作都能完成一个基本操作；一个指令周期 ＝ 1～6个机器周期，具体根据具体指令而定。 时钟模块 振荡器时钟系统由基本的时钟模块提供支持，此时钟模块支持一个32768Hz手表晶体振荡器、一个片内超低功耗低频振荡器和一个片内数字控制振荡器（DCO）。内部DCO提供了一个快速导通时钟源并可在不到us的时间里稳定。 基础时钟模块MSP430G2553的基础时钟模块提供有三个时钟源： LFXT1CLK由32768Hz手表晶体时钟源产生低频的振荡器。 DCOCLK片内数字可控振荡器。 VLOCLK片内超低功耗低频振荡器。 时钟信号基本的时钟模块提供了以下三种信号 辅助时钟Active Clock（ACLK）又称活动时钟。此时钟信号由一个32768Hz手表晶体或内部LF振荡器提供低频信号源。它在单片机运行过程中一般不关闭，用于产生节拍时基，或和定时器配合间歇唤醒CPU（开启MCLK）。 主时钟Master Clock（MCLK）CPU所采用的系统时钟。MCLK配置的越高，CPU执行速度越快。MCLK一般都设在1MHz以上以发挥CPU性能。一旦关闭MCLK，CPU也随之停止工作。在超低功耗系统中，常常采用间歇开启MCLK来降低功耗。 系统子时钟Subsystem Master Clock（SMCLK）外设模块所采用的子系统时钟。它为单片机内部某些设备（如定时器，ADC等）提供高速时钟源。SMCLK是独立于MCLK的，MCLK的关闭并不影响SMCLK的工作。 基础时钟??块图MSP430G2553基础时钟模块图 时钟模块寄存器列表 寄存器寄存器变量名地址基础时钟系统控制3BCSCTL30x53H基础时钟系统控制2BCSCTL20x58H基础时钟系统控制1BCSCTL10x57HDCO时钟频率控制DCOCTL0x56H基础时钟控制寄存器 DCO控制寄存器 DCOCTL DCOx:DCO频率选择，这3个位可以选择被RSELx定义的8个离散DCO频率中的一个。相邻两种频率相差10%。宏定义从低位到高位：DCO0、DCO1、DCO2。 MODx：调节器选择，这些位来决定在每32个DCOCLK中fDCO+1被使用的次数。在持续的时钟周期以内（32-MOD），fDCO被采用。注意：DCO=0x7H表示选用最高频率，MOD失效（不能调节）。宏定义从低位到高位：MOD0、MOD1、MOD2、MOD3、MOD4。 基础时钟系统控制寄存器1 BCSCTL1 RSELx：范围选择位。共有16个不同频率范围可以选择，让RSEL=0x0H时选择最低频率。当DCOR=1时，RSEL3被忽略。宏定义从低位到高位：RSEL0、RSEL1、RSEL2、RSEL3。 XT2OFF：XT2关闭控制位，0为开启，1为关闭。g2553默认XT2关闭。 XTS：LFXT1模式选择位，置0为低频模式，置1为高频模式。通常情况下，430用32768Hz的手表晶振来获取低频ACLK，XTS要置0。但是某些时候可能会用到高频晶振（大于450KHz）以产生高频ACLK，这时XTS要置1。宏定义：XTS DIVAx：ACLK分频控制 位模式分频快捷宏定义00/1DIVA_001/2DIVA_110/4DIVA_211/8DIVA_3基础时钟系统控制寄存器2 BCSCTL2 SELMx：选择MCLK时钟源。 位模式选择时钟源快捷宏定义00或01DCOCLKSELM_0、SELM_110或11LFXT1CLKSELM_2、SELM_3DIVMx：MCLK分频 位模式分频快捷宏定义00/1DIVM_001/2DIVM_110/4DIVM_211/8DIVM_3SELS：选择SMCLK时钟源 位模式选择