第十八讲时间测量方法2课件幻灯片.ppt

* 在一个锁定的DLL 中，沿着延迟线传播的信号的沿变（edge）的斜率基本恒定，这个沿变和延迟单元的延时直接相关。在连续的TAP 将信号模拟相加，可以在这些TAP 中找到一个内插点，获得比延迟单元的内在延迟更高的分辨水平。 这种系统设计的难度在于需要匹配通过相加电路的延迟和从TAP 直接出来的信号。一个变通的方法是当击中信号到达时存储所有TAP 上的模拟电压，然后再进行内插，或者采用模拟相加，或者将模拟电压输入到一个权重滤波器，它的输出被ADC 转换为数字量。 * 以“数字”的方式产生电压积分技术中典型的电压斜坡。当“起始”信号沿着延迟线传播的时候，在相加点产生一个电压阶梯。每一个阶梯代表“起始”信号穿过了一个新的延迟单元。用高阶滤波器来平滑阶梯的边沿，于是就可以获得想要的电压斜坡。“停止”信号强迫每个延迟单元进入高阻状态并且在滤波器的输出断开保持电容，使结果的测量值能够保持足够长的时间等待ADC 的处理。 与电流积分技术相比，这种方案对耦合到相加点的噪声的抗噪性能更好。既然内插是阻性的，内插点比容性节点的阻抗小得多，因此没有影响整个测量周期的噪声累计效应。为了将测量值转化为二进制数字，必须使用ADC，这将增加功耗和成本。 * 每个延迟单元由一个双输入压控缓冲器构成。两个输入有相同的极性，它们共同决定了输出的切换时间。其中一个输入用于构成环形振荡器，另外一个输入用于耦合阵列中连续的环路。 如果在两个连续的振荡器之间建立了稳定的相移，那么振荡器之间相同的耦合将在所有的振荡器之间产生一个统一的相移。所有振荡器的振荡频率都将一样。所得到的分辨是单元延迟除以阵列中的环路个数。 将处于边界上的振荡器的输出接到位于阵列另一头的振荡器的一个单元的输入就可以建立固定的相移。在这种结构中，时间码宽决定于属于不同环路振荡器的两个紧密耦合的延迟单元。连续环路之间的内耦合使每个时间码宽决定于整个阵列。 T是由PLL控制环路决定的振荡周期，N是每个振荡器的延迟单元个数，M是阵列中的振荡器个数。变量K反映了边界振荡器之间的耦合拓扑结构，x是阵列的振荡模式。振荡的正确模式是x=0，此时时间码宽最小。 双刻度游标方法 2010-05-12 * 时幅变换内插法时数变换 2010-05-12 * 时钟相位延迟内插技术 2010-05-12 * Enable 时钟相位延迟内插技术 记录下当hit信号到来时，时钟信号在延迟线上传输的位置，即时间延时信息，这就相当于将“粗”时间计数的时钟周期细分了2n个等分 该信息经译码电路译码后输出，作为时间数据最低的n位数据，实现了细时间分辨的内插测量 2010-05-12 * 利用PLL实现时间内插 2010-05-12 * 利用DLL实现时间内插 2010-05-12 * (Delay Locked Loop) DLL（Delay Locked Loop） 压控延迟线（VCDL），并组成压控振荡器 数字鉴相器 电荷泵和滤波器 2010-05-12 * 内插基础——延迟线技术 2010-05-12 * 压控延迟单元利用了场效用管漏极输出上升时间受栅极电压控制的特性来实现压控延迟 用D触发器实现两态数字鉴相器 2010-05-12 * D触发器鉴相器的传输特性曲线 普通鉴相器的传输特性曲线 DLL应在频率稳定后工作，因此不需要跟踪频率，只需要跟踪相位， 即监测相位超前还是滞后即可，因此可以使用简单的两态相位监测器——D触发器 电荷泵和滤波器 2010-05-12 * DLL阵列进一步提高分辨率 2010-05-12 * F很难恰好是2n， 需要二进制转换 bin=tapm+1,n-1-tapm,n=tapm+1+tapn-1-(tapm+tapn) Tbin=(m+1)*Tm+(n-1)*Tn-(m*Tm+n*Tn) → Tbin=Tm-Tn F：DLL的细分因子 DLL阵列进行时间内插的实现 2010-05-12 * DLL阵列实现内插时间测量的一个实例 2010-05-12 * 输入信号延迟内插(1) 2010-05-12 * 输入信号延迟内插(2) 延迟单元与锁存单元合二为一，结构简化 不胜任高精度测量 锁存时间一般在ns、亚ns量级，不能满足几ps级时间测量的需求 2010-05-12 * 输入信号延迟内插(3) 2010-05-12 * 时钟相位延迟内插和信号延迟内插配合 2010-05-12 * Cable delay chain 无源RC延迟线内插配合DLL时钟相位延迟内插 无源RC延迟线内插与DLL内插 2010-05-12 * 利用DLL和RC延迟线实现时间内插 2010-05-12 * 无源RC延迟线内插与DLL内插配合实现内插时间测量的一个实例 2010-05-12 * 利用模拟电压和进行时间内插 201