CMOS模拟集成电路设计_ch9运算放大器幻灯片.pptVIP

* 共模电平在某些应用中要求大的范围 * 共模电平在某些应用中要求大的范围 * 大信号特性 * 忽略被R1 R2抽取的电流 可以根据Sr来确定尾电流 * 忽略被R1 R2抽取的电流 可以根据Sr来确定尾电流 * 二极管连接的M3使x相对于VDD进行箝位，即VDD到输出的的增益接近为1。 * * * Gm＝2I/(vgs-vth) * 折叠交套筒的极点更低 * * 只考虑主极点，没有考虑其它极点－－》稳定性？ * * 运放的噪声 套筒式运放的噪声 * 运放的噪声 * 共源共栅器件产生的噪声可以忽略 折叠式运放的噪声 * 运放的噪声 * 共源共栅器件产生的噪声可以忽略 折叠式运放的噪声比相应的套筒式的结构的噪声更大 PMOS和NMOS电流源对噪声的贡献随它们的跨导正比例增加，因此，出现了噪声和输出摆幅之间的折中关系。 二级（多级）运放的噪声主要由第一级决定，因为第二级以后的噪声在参照主要输入时，要除以前级的增益。 * 运放的噪声 * 性能比较 * 小结 * 增益 输出摆幅 速度 功耗 噪声 套筒式 共源共栅 中 低 高 低 低 折叠式 共源共栅 中 中 高 中 中 两级运放 高 高 低 中 低 高增益 运放 高 中 中 高 中 一级运放设计实例（optional） 约束条件 电源电压 工艺 温度 * 一级运放设计实例 * 设计描述 小信号增益 频率响应 输入共模范围（ICMR） 输出摆幅 转换速率 功耗 负载电容CL 关系方程 设计步骤 1.由已知的CL并根据转换速率的要求（或功耗要求）选择ISS（I5）的范围； 2. 计算满足频率要求的Rout范围，否则，改变ISS； 3. 设计W3/L3（ W4/L4 ）满足上ICMR（或输出摆幅）要求； 4. 设计W1/L1满足增益要求； 5. 设计W5/L5满足下ICMR（或输出摆幅）要求； 6. 若达不到设计要求，重复上述过程。 * 一级运放设计实例 * 设计举例 设计电流镜负载的MOS差分放大器：VDD=5V，SR≥10V/?s，CL＝5pF，功耗≤1mW，电压增益=100，1V ≤ ICMR ≤ 4.5V, f-3dB ≥ 100kHz。假定μnCox=110 μA/V2， μpCox=50 μA/V2 ，λn＝0.04V-1， λp＝0.05V-1（有效沟道长度为0.5 μm时）， γ=0，VTHN＝| VTHP | =0.7V。 * 一级运放设计实例 * 解： 1. 为满足转换速率的要求， 功耗的要求 2. －3dB的要求， 而 选取I5＝100μA 3. W3/L3＝8 * 一级运放设计实例 * 4. 5. W1/L1＝18.4 W5/L5＝300 又根据 6.若不满足要求，重复以上步骤；例如调整M5和M1,2上的OD，以减小M5尺寸 * * * * 此外，功耗、PSRR、输入共模范围 * 电流镜作负载的放大器多一个镜像极点。 * 输出摆幅（单端）等于VDD减去各管的过驱动电压与电流源压降之和。 * 输出摆幅（单端）等于VDD减去各管的过驱动电压与电流源压降之和。 * * 大的WL，会降低带宽 * 大的WL，会降低带宽 * 电阻的并联以及m5流过两个支路的电流减小了输出电阻，且跨导也较低 * P管贡献更大的电容 * * * * * * 电流镜和负载管（或尾电流源）的不匹配，会造成m3（4）或M5进入三极管区，造成CM偏离。 输入与输出短接时； Cm敏感于电路失配 反馈可以决定差模信号，但不能决定共模电平。 * 可以采用单位增益放大器结构 输出摆幅降低：没有CMFB时，为OD3＋OD5；有CMFB时，为ODI1+Vgs7＝2OD＋Vth * * Im34趋于上升，电流平衡的过程 负反馈 * 同样Im56有下降的趋势，迫使OD56升高，下CASCODE管的OD下降。 负反馈 * 使上网络和下网络的电流相等（饱和平衡） * 使上网络和下网络的电流相等（饱和平衡） CMOS模拟集成电路设计 运算放大器 提纲 1、概述 2、一级运放 3、两级运放 4、增益的提高 5、共模反馈 6、输入范围限制 7、转换速率 8、电源抑制 9、运放的噪声 * 提纲 * 1、概述 “运算放大器（运放）” 高增益的差动放大器 * 概述 * 理想运放的基本特点 开环差模电压增益∞ 共模抑制比∞ 开环输入电阻∞ 开环输出电阻0 开环带宽∞ 没有温飘 →“虚短” →输入电流为0 “OP AMP” 1.1 性能参数 * 概述 * 增益 小信号带宽 3dB带宽；单位增益带宽； 增益带宽积（GB） 大信号带宽 输出摆幅 线性 噪声与失调 电源抑制 转换速率（slew rate） VO+