基于项目导向的PLD设计 第二章 QuartusII及ISE的使用方法.docVIP

??第二章??????? VHDL 程序设计完成后，必须利用EDA 软件中的综合器、适配器、时序仿真器和编程器等工具进行相应的处理和下载，才能使此项设计在FPGA 上完成硬件实现并能进行硬件测试。在EDA 工具的设计环境中，有多种途径来完成目标电路系统的表达和输入方式，如HDL 的文本输入方式、原理图输入方式、状态图输入方式、波形输入方式、MATLAB 的模型输入方式，以及混合输入方式。相比之下，HDL 文本输入方式最基本、最直接、也最重要。本章通过几个简单实例的VHDL 文本输入和原理图输入设计流程，详细介绍基于Quartus II和ISE软件的最基本的使用方法，包括设计输入、综合、适配、仿真测试和编程下载等方法，读者通过阅读本章，可以学会如何使用Quartus II和ISE软件进行设计。2.1 FPGA的设计流程2.1.1 Quartus II的设计流程Quartus II软件是Altera提供的FPGA/CPLD开发集成环境。基于Quartus II的设计流程如图2-1所示。 ? 1.设计输入Quartus II软件为设计输入提供了多种途径来完成目标电路系统的表达和输入方式，如文本输入方式、原理图输入方式、状态图输入方式、波形输入方式以及混合输入方式。相比之下，VHDL 文本输入方式最基本，最直接、也最重要。本章2.2节通过一个简单实例的VHDL 文本和原理图输入设计流程，详细介绍基于Quartus II 最基本的使用方法，包括设计输入、综合、适配、仿真测试和编程下载等方法。2.设计编译和仿真Quartus II软件的编译器功能包括设计错误检查、逻辑综合Altera适配器件，以及功能仿真和时序仿真、定时分析和器件编程产生输出文件。编译器首先是提取项目设计文件之间的层次连接信息，并检查基本的设计输入错误，然后结合所有的设计文件生成能被高效处理的数据库。仿真的目的就是在软件环境下，检验设计文件是否和预期目的一致。在Quartus II中，仿真分为功能仿真和时序仿真。功能仿真的主要目的是验证设计文件的逻辑功能是否正确，是否满足设计要求。时序仿真是考虑了器件延时情况下，设计文件是否能够达到预期目的。多数情况下，时序仿真验证的结果基本与实际电路的工作结果相一致。3.引脚锁定为设计文件中的引脚分配FPGA/CPLD芯片上具体的引脚号，以方便观察设计文件在实验箱上的实际效果。4.编程下载编程下载是指将是实现后的设计文件转化成在FPGA中实际使用的数据文件，并进行硬件配置的过程。2.1.2? ISE的设计流程ISE系列软件是Xilinx公司推出的集成EDA开发工具，它支持Xilinx公司的所有CPLD/FPGA产品。基于ISE的设计流程如图2-2所示，主要包括设计输入、功能仿真、综合、实行、时序仿真和下载配置等几个步骤。 1.设计输入ISE系列软件支持硬件描述语言、原理图和状态图的混合设计输入方式。硬件描述语言设计、原理图设计和状态图设计具有不同特点，适用于不同场合，设计输入方式特性比照表如表2.1所示。 2.综合在ISE系列软件中，Xilinx公司推出了自己的综合工具XST，并支持第三方综合工具，如Synplify、FPGA Express等。在FPGA设计过程中，设计的综合效果主要取决于设计者的设计风格和综合工具的能力。3.功能仿真在FPGA设计过程中，功能仿真是最基本的仿真验证，它主要针对实行前的设计文件。功能仿真的主要目的是验证设计文件的逻辑功能是否正确，是否满足设计要求。在功能仿真过程中，ISE系列软件支持波形仿真激励和硬件描述语言仿真激励。4.实行在ISE软件中，FPGA设计的实行主要包括转换、映射、布局布线和时间参数的提取等几方面。5.时序仿真在高速FPGA设计过程中，时序仿真是必不可少的仿真验证形式。通过计算各信号之间的时间延迟，时序仿真可以有效地分析设计中可能存在的竞争和冒险，从而确定设计的实际工作性能。多数情况下，时序仿真验证的结果与实际电路的工作结果一致。6.下载配置下载配置是将实现后的设计文件转换为在FPGA中实际使用的数据文件，并进行硬件配置的过程。针对不同的器件类型和应用场合，Xilinx公司为其FPGA系列产品提供了JTAG模式、Parallel模式、Master Serial模式、Slave Serial模式等多种下载配置模式。不同的FPGA产品可以采用不同的下载配置模式。2.2 Quartus II的使用方法2.2.1 设计输入1.建立工程任何一项设计都是一项工程（Project），都必须首先为此工程建立一个放置与此工程相关的所有设计文件的文件夹。此文件夹将被EDA软件默认为工作库（Work Library）。一般，不同的设计项目最好放在不同