彩灯控制器逻辑电路设计.docVIP

课程设计报告 课程名称： 数字逻辑电路设计 系 部： 物理与机电工程学院 专业班级： 07电子信息工程（二）班 学生姓名： 指导教师： 完成时间： 报告成绩： 彩灯控制器逻辑电路设计 一、设计任务与要求 1、数码管显示，自动显示数字队列0、1、2、、、、、、9（自然数列），1、3、5、7、9（奇数列），0、2、4、6、8（偶数列）和0、1、2、3、4、5、6、7、0、1（音乐符号数列），然后又依次显示同上数列，不断循环。2、打开电源开关，自动清零，即通电之后最先显示自然数列0，再显示1，然后按上述规律变化。3、每个数字的显示时间基本相等数码管显示，自动显示数字队列0、1、2、、、、、、9（自然数列），1、3、5、7、9（奇数列），0、2、4、6、8（偶数列）和0、1、2、3、4、5、6、7、0、1（音乐符号数列），然后又依次显示同上数列，不断循环。要求产生0-7的音乐符号，实际就是把QD 强制置074LS153，来控制电路。上述也就是用十进制计数器对时钟信号脉冲进行计数实现第一步，让显示电路输出0、1、3……8、9，然后用分频器将计数脉冲的频率变为原来的十分之一接到另一计数器中产生两位二进制地址码，再通过四选一数据选择器分别产生奇数、偶数以及音乐字符0、1、2、3……7、0、 电路完成后因为开始的时候不一定能从0到9开始跳变，所以我们设计一个开关来控制。只要将开关一端接高电平，另一端接地，打开电源开关，自动清零，即通电之后最先显示自然数列0，再显示1，然后按上述规律变化。每个数字的显示时间基本相等基本原理90、74LS153和74LS48。74LS90 14脚双列直插的异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器，其引脚如下图1所示。通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R0（1）、R0（2）对计数器清零，借助S9（1）、S9（2）将计数器置9，同时它还可以从不同的引脚接出作为2-5-10分频器使用。其具体功详述如下： 计数脉冲从CP1输入，QA作为输出端，为二进制计数器。 计数脉冲从CP2输入，QDQLQH作为输出端，为异步五进制加法计数器。 若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端， 则构成异步8421码十进制加法计数器。 若将CP1与QD相连，计数脉冲由CP2输入，QA、QD、QC、QB作为输出端， 则构成异步5421码十进制加法计数器。 清零、置9功能。 异步清零 当R0（1）、R0（2）均为“1”；S9（1）、S9（2）中有“0”时，实现异步清零功能，即QDQCQBQA=0000。 置9功能 当S9（1）、S9（2）均为“1”；R0（1）、R0（2）中有“0”时，实现置9功能，即QDQCQBQA =1001. 图1 74LS90的引脚图 74LS153是包含连个完全一样的四选一数据选择器。两个数据选择器有公共的地址输入端，而输出端和输入端是各自独立的。通过给定不同的地址代码（QA、QB的状态）。即可从4个输入端中选出所要的一个，并送至输出端Y。 该设计的关键是对产生十进制的74LS90的QA、QD 强制置数的处理，设计要求产生奇数，实际上就是QA 强制置1；要求产生偶数，实际上就是把QA强制置0；要求产生0-7的音乐符号，实际就是把QD 强制置0；, 只要元件和适当的电路连接, 就可构成多谐振荡器。该器件的电源电压为4.5一18V, 驱动电流也较大, 并能提供与TTL与COM电路相兼容的逻辑电平。因此可以由上述电路实现电路所需的信号源。 系统设计框图 三、单元电路设计与参数计算 1.核心部分设计 图2 如上图2所示，U3是由74LS90接成的十制计数器，将1脚CP0和12脚QA相连，将6脚和7脚接地，并从14脚CP1接信号输入，构成十进制计数器，再用另一块74LS90接成十分频器，其接法和十进制计数器一样的接法，都是将1脚和12脚相连，6脚和7脚接地，从14脚接信号输入，11脚和12脚分别接与门U6的两个输入端，将其输出端接U4即74LS162的2脚CLK以十进制计数器的十分之一的频率输入地址码计数器U4，从而使其中U4的3、4、5、6脚接地，1脚、7脚、9脚、10脚接高电平，再将地址码信号和十进制计数器U3的相应输出信号接到数据选择器U5（74LS153），即U4的13脚和14脚分别接U5的2脚和1