第3章-组合线路的逻辑设计.pptVIP

第3章 组合线路的逻辑设计 3.1 组合逻辑函数及表达式 3.2 用于简化逻辑函数的卡诺图 3.3 组合逻辑线路的设计 3.4 MSI组合电路模块 3.6 小结 3.1 组合逻辑函数及表达式 布尔代数和逻辑表达式 布尔代数是一种处理二进制变量和函数的代数，以19世纪数学家乔治布尔命名。 逻辑表达式是一个代数表达式，由逻辑变量以及对于这些逻辑变量进行的逻辑操作符所组成。 所有逻辑函数都可以表示为3种逻辑操作的函数组合（AND,OR,NOT) 3.1 组合逻辑函数及表达式 布尔代数和逻辑表达式 3.1 组合逻辑函数及表达式 逻辑代数表示方法 逻辑代数除了用布尔代数表示外，还常常采用另外几种工具来表述，它们是真值表法、逻辑图法、卡诺图法、波形图法、点阵图法和硬件设计语言法。 真值表用表格来表示逻辑函数，它是由逻辑变量的所有可能取值组合及其对应的逻辑函数值所构成的表格。 3.1 组合逻辑函数及表达式 逻辑代数表示方法 逻辑图是用规定的图形符号来表示逻辑函数运算关系的网络图形。 3.1 组合逻辑函数及表达式 逻辑代数表示方法 卡诺图是一种几何图形，用来简化逻辑函数表达式，并将表达式化为最简形式的有用工具。 3.1 组合逻辑函数及表达式 逻辑代数表示方法 波形图是用电平的高、低变化来动态表示逻辑变量值变化的图形。 3.1 组合逻辑函数及表达式 逻辑代数表示方法 点阵图是早期可编程逻辑器件中直观描述逻辑函数的一种方法。 点阵图 3.1 组合逻辑函数及表达式 逻辑代数表示方法 硬件设计语言法是采用计算机高级语言来描述逻辑函数并进行逻辑设计的方法，它应用于可编程逻辑器件中。目前应用最广的硬件设计语言由ABLE-HDL、VHDL等。 以3-8译码器为例 module decode(in, out); input [2:0] in; output [7:0] out; assign out[0] = (!in[2]) (!in [1]) (!in[0]); assign out[1] = (!in[2]) (!in [1]) ( in[0]); assign out[2] = (!in[2]) ( in [1]) (!in[0]); assign out[3] = (!in[2]) ( in [1]) ( in[0]); assign out[4] = ( in[2]) (!in [1]) (!in[0]); assign out[5] = ( in[2]) (!in [1]) ( in[0]); assign out[6] = ( in[2]) ( in [1]) (!in[0]); assign out[7] = ( in[2]) ( in [1]) ( in[0]); endmodule 3.1 组合逻辑函数及表达式 正则逻辑表达式 逻辑代数表述方法不唯一（真值表法唯一） 引入正则表达式，用于逻辑线路的设计方法中 给定一个逻辑函数的真值表用两种格式写出正则表达式： 积之和：从函数的输出值1写出 和之积：从函数的输出值0写出 3.1 逻辑函数的化简 将一个逻辑函数变成一个形式更简单、与之等效的逻辑函数，称为化简。 由于每个逻辑表达式是和一个逻辑电路相对应的，因此表达式的化简也就能减少实现它的电路所用元件。 两种常用的化简方法： 公式化简法 卡诺图化简法。 3.1逻辑函数的化简 同一个逻辑函数可以有多种不同的逻辑函数表达式。由于与－或表达式是比较常见的，同时与－或表达式容易和其他形式的表达式相互转换，所以一般所指的化简，是指要求化为最简的与－或表达式，即 要求乘积项的数目是最少的。 且满足乘积项最少的条件下，要求每个乘积项中变量的个数也是最少的。 3.1 逻辑函数的化简 公式化简法（利用基本定律和恒等式进行化简） 并项法：利用A+A=1的公式，将两项合并为一项，并消去一个变量。 如：A B C＋A B C＝A B(C+C)＝A B 吸收法：利用A+AB=A的公式，消去多余的项。 如：AB＋ABCD(E＋F)＝AB 消去法：利用A+AB=A+B的公式，消去多余的项。 如：AB+AC+BC＝AB+(A+B)C＝AB+ABC＝AB+C 配项法：利用A= A(B+B)，将它作配项用，然后消去更多 的项。如：F=AB+AC+BC，在第三项配以因子A+A，则有 F＝AB+AC+(A+A)BC＝ AB+AC+ABC+ABC ＝(AB+ABC)＋(A