[信息与通信]FPGA通信设计基础_第三章_FIR数字滤波器设计.pptVIP

3.1 FIR数字滤波器设计 3.2 VHDL模块插入仿真与设计 3.1.3 使用Matlab的滤波器设计工具 4、量化 图3-21 量化优化设置 3.1.3 使用Matlab的滤波器设计工具 4、量化 图3-22 量化后系数 3.1.3 使用Matlab的滤波器设计工具 4、量化 图3-23 量化后幅频、相频响应 3.1.3 使用Matlab的滤波器设计工具 4、量化 图3-24 量化后噪声分析 3.1.3 使用Matlab的滤波器设计工具 5、导出滤波器系数 图3-25 导出系数对话框 3.1.3 使用Matlab的滤波器设计工具 6、修改FIR滤波器模型添加参数 图3-26 16阶低通FIR滤波器 3.1.3 使用Matlab的滤波器设计工具 7、导出滤波器系数的另一种方法 把FIR滤波器模型中的h1～h16模块的参数“Constant Value（常数值）”设置为： Num(n)*(2^8) 其中Num同上文所述，是FDATool的系数导出，n用具体的数字来代替，如h1模块用Num(1)*(2^8)，h2模块用 Num(2)*(2^8)。 最后利用SingalCompiler，选定器件系列，把模型转成VHDL文件，用QuartusII进行综合/适配，锁定管脚和下载至FPGA中，就可以完成硬件实现了。 3.1.4 使用FIR IP Core设计FIR滤波器 图3-27 IP Core模块库 3.1.4 使用FIR IP Core设计FIR滤波器 1、FIR滤波器核的使用 2、配置FIR滤波器器核 图3-28 设置FIR Core参数 3.1.4 使用FIR IP Core设计FIR滤波器 图3-29 确定FIR滤波器系数 3.1.4 使用FIR IP Core设计FIR滤波器 图3-30 确定FIR工作方式 3.1.4 使用FIR IP Core设计FIR滤波器 图3-31 FIR设定信息窗 3.1.4 使用FIR IP Core设计FIR滤波器 图3-32 FIR滤波器核的测试电路模型 3.1.4 使用FIR IP Core设计FIR滤波器 图3-33 Scope2显示波形 3.1.4 使用FIR IP Core设计FIR滤波器 图3-34 Scope1显示波形 3.1.4 使用FIR IP Core设计FIR滤波器 图3-35 P2频谱仪显示波形 3.1.4 使用FIR IP Core设计FIR滤波器 图3-36 P1频谱仪显示波形 1．完成VHDL设计 【例10-1】 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_signed.all; Entity fir_vhdl is Port(clock : in std_logic; sclr : in std_logic:=0; data_in : in std_logic_vector(15 downto 0); data_out : out std_logic_vector(32 downto 0)); end fir_vhdl; 1．完成VHDL设计 【例10-2】 LIBRARY ieee; USE ieee.std_logic_1164.all; LIBRARY lpm; USE lpm.lpm_components.all; ENTITY final_add IS PORT ( data, datab : IN STD_LOGIC_VECTOR (32 DOWNTO 0); Clock, aclr : IN STD_LOGIC ; Result : OUT STD_LOGIC_VECTOR (32 DOWNTO 0) ); END final_add; * 第3章 FIR滤波器设计 3.1.1 FIR滤波器原理 图3-1 3阶FIR滤波器结构 3.1.2 使用DSP Builder设计FIR滤波器 1．3阶常数系数FIR滤波器设计 3-5 10.1.2 使用DSP Builder设计FIR滤波器 1．3阶常数系数FIR滤波器设计 图3-1 3阶FIR滤波器结构 3.1.2 使用DSP Builder设计FIR滤波器 1．3阶常数系数FIR滤波器设计 Chirp Signal模块：（Chirp Signal）