[信息与通信]经典常用术语表.docVIP

经典常见术语表 Absolute Section（绝对段）@9j9`#_Wy f _}数字,集成电路,IC,FAQ,Design compiler,数字信号处理,滤波器,DSP,VCS,NC,coverage,覆盖率,modelsim,unix,c,verilog,hdl,VHDL,IP,STA,vera,验证,primetime,FIFO,SDRAM,SRAM,IIR,FIR,DPLL数字,集成电路,IC,FAQ,Design compiler,数字信号处理,滤波器,DSP,VCS,NC,coverage,覆盖率,modelsim,unix,c,verilog,hdl,VHDL,IP,STA,vera,验证,primetime,FIFO,SDRAM,SRAM,IIR,FIR,DPLLuj7a;]? ? ? ? Mi? ? ? ? Q具备不可被链接器改变的固定（绝对）地址的段。6Gk6V9kox`数字,集成电路,IC,FAQ,Design compiler,数字信号处理,滤波器,DSP,VCS,NC,coverage,覆盖率,modelsim,unix,c,verilog,hdl,VHDL,IP,STA,vera,验证,primetime,FIFO,SDRAM,SRAM,IIR,FIR,DPLLDigital IC Designers forumei5|
A4q4P2jAccess RAM （存取RAM，仅限PIC18CXXX系列器件）`0y4U!A;S#j3n|Z ]zs*xNM数字,集成电路,IC,FAQ,Design compiler,数字信号处理,滤波器,DSP,VCS,NC,coverage,覆盖率,modelsim,unix,c,verilog,hdl,VHDL,IP,STA,vera,验证,primetime,FIFO,SDRAM,SRAM,IIR,FIR,DPLL这是数据存储器RAM中的一个区间，无论目前所选的存储体为何均可对其进行访问。有了它，即可通过指令访问特殊功能寄存器而无须改变所选存储体。存取RAM还包括一些通用寄存器（GPR）。它对于在上下文切换期间（如中断期间）保存所需变量很有用处。当用于引用PIC18CXXX器件时，存取 RAM指无论存储体选择位（BSR）设置值为何，均允许存取的特殊通用寄存器。5KoXcR:n7HDICDERV5u4v? ? ? ? JM? ? ? ? tJ5VUAcquisition Time （TACQ，采集时间）DICDERx? ? ? ? T} hv/R数字,集成电路,IC,FAQ,Design compiler,数字信号处理,滤波器,DSP,VCS,NC,coverage,覆盖率,modelsim,unix,c,verilog,hdl,VHDL,IP,STA,vera,验证,primetime,FIFO,SDRAM,SRAM,IIR,FIR,DPLL9_w8k1`x9Jvl/R|NF该时间与模拟数字（A/D）转换器有关。它是PIC18CXXX A/D上的保持电容充电到模拟输入电压电平时的时间。’当GO位置1时，模拟输入与保持电容断开，A/D转换开始。~Yo? ? ? ? MKO6qnDICDERg:aG@G!oz6}A/DCe+G-p)r/k数字,集成电路,IC,FAQ,Design compiler,数字信号处理,滤波器,DSP,VCS,NC,coverage,覆盖率,modelsim,unix,c,verilog,hdl,VHDL,IP,STA,vera,验证,primetime,FIFO,SDRAM,SRAM,IIR,FIR,DPLLkng8Y9e6?!C-dV指的是模拟数字转换器。见“Analog-to-Digital （A/D，模拟数字转换）”的说明。E_*g}5CH6MWdBWZs!@;ADigital IC Designers forumALUIXn|` c1b$`i*qOf#dr数字,集成电路,IC,FAQ,Design compiler,数字信号处理,滤波器,DSP,VCS,NC,coverage,覆盖率,modelsim,unix,c,verilog,hdl,VHDL,IP,STA,vera,验证,primetime,FIFO,SDRAM,SRAM,IIR,FIR,DPLL算术逻辑单元。器件上负责数学（加、减…）、逻辑（与、或…）和移位运算的逻辑单元。DICDER,fC!I,]qz/I/p0CY.Dpn#X数字,集成电路,IC,FAQ,Design compiler,数