网站大量收购闲置独家精品文档,联系QQ:2885784924

计算机组成原理课后答案(第二版)_唐朔飞_第五章 输入输出系统精品.ppt

计算机组成原理课后答案(第二版)_唐朔飞_第五章 输入输出系统精品.ppt

  1. 1、本文档共51页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
计算机组成原理课后答案(第二版)_唐朔飞_第五章 输入输出系统精品

30. 在DMA的工作方式中,CPU暂停方式和周期挪用方式的数据传送流程有何不同?画图说明。 解:两种DMA方式的工作流程见下页,其主要区别在于传送阶段,现行程序是否完全停止访存。 停止CPU访存方式的DMA工作流程如下: 现行程序 CPU DMAC I/O DMA预处理: 向DMAC送 MM缓冲区 首址; I/O设备 地址; 交换个数; 启动I/O 现行程序 开始工作 启动 I/O准备 就绪 DMA请求 I/O数据送BR 或(BR)送I/O 总线请求 现行程序 A A 数据传送: 响应,停止CPU访存 准备下 个数据 (AR)送 MM(MAR); (AR)+1;R/W (BR)送MDR; WC减1; 就绪 DMA请求 现 行 程 序 等 待 B I/O数据送BR 或(BR)送I/O C D 让出 总线 CPU DMAC I/O B C D 准备下个数据 (AR)送(MAR); (AR)+1;R/W (BR)送MDR; WC减1; 中断请求 现行程序 响应中断 后处理:中断服务程序: 校验、错误检测、停止外设 或再启动及初始化。 现行程序 I/O停止 WC=0 现 行 程 序 等 待 周期窃取方式的DMA工作流程如下: 现行程序 CPU DMAC I/O DMA预处理: 向DMAC送 MM缓冲区 首址; I/O设备 地址; 交换个数; 启动I/O 现行程序 开始工作 启动 I/O准备 就绪 DMA请求 I/O数据送BR 或(BR)送I/O 总线请求 现行程序 A A 数据传送: 响应, 让出一个 MM周期 准备下 个数据 (AR)送 MM(MAR); (AR)+1;R/W (BR)送MDR; WC减1; 就绪 DMA请求 现行程序 总线请求 B I/O数据送BR 或(BR)送I/O C D CPU DMAC I/O B C D 数据传送: 响应, 让出一个 MM周期 准备下个数据 (AR)送(MAR); (AR)+1;R/W (BR)送MDR; WC减1; 中断请求 现行程序 响应中断 后处理:中断服务程序: 校验、错误检测、停止外设 或再启动及初始化。 现行程序 I/O停止 WC=0 31. 假设某设备向CPU传送信息的最高频率是40 000次/秒,而相应的中断处理程序其执行时间为40?s,试问该外设是否可用程序中断方式与主机交换信息,为什么? 解:该设备向CPU传送信息的时间间隔 =1/40K=0.025×103=25?s 40?s 则:该外设不能用程序中断方式与主机交换信息,因为其中断处理程序的执行速度比该外设的交换速度慢。 举例说明: (输入) 假设初始CPU空闲,则当I/O将第一个数据放在接口的数据缓冲寄存器中后,向CPU发第一个中断请求,CPU立即响应; I/O设备匀速运行, 25?s后,第二个中断请求到来,CPU正在执行中断程序接收第一个数据, 40?s时响应; 50?s后,第三个中断请求到来,CPU正在执行中断程序接收第二个数据,要到80?s时响应; 75?s后,第四个中断请求到来,但此时第三个中断请求还没有响应,则放在数据缓冲寄存器中的第三个数据来不及接收,被第四个数据冲掉; 32. 设磁盘存储器转速为3000转/分,分8个扇区,每扇区存储1K字节,主存与磁盘存储器数据传送的宽度为16位(即每次传送16位)。假设一条指令最长执行时间是25?s,是否可采用一条指令执行结束时响

文档评论(0)

seunk + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档