第4章常用组合逻辑功能器件(4763KB).ppt

比较器的扩展: A3 B3 A2 B2 A1 B1 A0 B0 Y(AB) Y(AB) 7485 A3 B3 A2 B2 A1 B1 A0 B0 I(AB) I(A=B) I(AB) Y(AB) Y(A=B) Y(AB) 7485 A3 B3 A2 B2 A1 B1 A0 B0 Y(AB) Y(AB) 7485 A3 B3 A2 B2 A1 B1 A0 B0 Y(AB) Y(AB) 7485 A3 B3 A2 B2 A1 B1 A0 B0 Y(AB) Y(AB) 7485 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 Y(AB) Y(A=B) Y(AB) A15B15 A0B0 十六位数值比较 器(并行接法) 串行接法和并行接法性能比较: 串行接法电路简单,但速度慢;并行接法电路复杂,速度快. 4.6.4 数值比较器应用举例 例：设计一个求两数之差绝对值电路。 设计思路：先将两数比较，对小的数求补，将得到 的补码与另一数相加，得到结果。 4.6.5 数值比较器的VHDL描述 带级联输入的4位数值比较器VHDL描述： ENTITY comparator IS PORT ( a,b : IN INTEGER RANGE 0 TO 15 ; gtin,ltin,eqin : IN BIT; --级联输入 agtb,altb,aeqb : OUT BIT); END comparator; ARCHITECTURE behavior OF comparator IS BEGIN PROCESS(a,b,gtin,ltin,eqin) BEGIN IF ab THEN agtb=’0’; altb=’1’; aeqb=’0’; ELSIF ab THEN agtb=’1’; altb=’0’; aeqb=’0’; ELSE agtb= gtin; altb= ltin; aeqb= eqin; END IF; END PROCESS; END behavior; 4.7 代码转换器 重点介绍能实现BCD码和自然二进制码之间转换的代 码转换器的设计方法，并介绍通用代码转换器集成电路的 使用方法。 4.7.1 BCD－二进制码转换器 转换过程： （1） 将BCD码中的每一位的权值用二进制数表示； （2） 将所给BCD码中‘1’所代表的二进制数相加； （3） 相加的结果即为所给BCD码的等效二进制数。 如两位十进制数的8421BCD码为： （十位） （个位） 例如，要将BCD码1000 0111（十进制数87）转换为 二进制，其算式如下： 根据对照表，借助半加器和全加器，可设计出 转换电路。 4.7.2 通用BCD－二进制和二进制－BCD码转换器 集成电路 1. BCD－二进制代码转换器74184 2. 二进制－BCD代码转换器74185 4.7.3 代码转换电路的VHDL描述 1.两位BCD码（个位和十位）转换为二进制数的代码 转换器的VHDL描述 ENTITY bcd_to_bin IS PORT ( ones, tens : IN INTEGER RANGE 0 TO 9 ; binary : OUT INTEGER RANGE 0 TO 99); END bcd_to_bin; ARCHITECTURE rtl OF bcd_to_bin IS SIGNAL times10 : INTEGER RANGE 0 TO 90; BEGIN times10=tens*10; binary=times10+ones; END rtl; 2. n位二进制码转换为格雷码的码转换电路 假定n位二进制码为 n位格雷码为 转换表达式为： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY bin-_to_gray IS GENERIC(n: INTEGER:=8) PORT (a: IN STD_LOGIC_VECTOR(n DOWNTO 1); g: OUT STD_LOGIC_VECTOR(n DOWNTO 1)); END bin-_to_gray; ARCHITECTURE rtl OF bin-_to_gray IS BEGIN PROCES