次世代奈米积体电路元件之电化学铜合金化内连接导线制程研发.PDF

行 奈路 金連 精 類 行 年年 行 料 參理 理 利 年 年 成 果 報 告 恩行政院國家科學委員會補助專題研究計畫 期中進度報告 計畫名稱 次世代奈米積體電路元件之電化學銅合金化內連接導線製程研發 計畫類別： 個別型計畫 □整合型計畫 計畫編號： NSC 97 －2221 －E －035 －088 － 執行期間：97 年 08 月 01 日 至 98 年 07 月 31 日 NSC 97-2221-E-035 -088 計畫主持人：陳錦山 共同主持人： 計畫參與人員：黃朝鴻 成果報告類型（依經費核定清單規定繳交）：精簡報告完整報告 本成果報告包括以下應繳交之附件： 赴國外出差或研習心得報告一份 赴大陸地區出差或研習心得報告一份 出席國際學術會議心得報告及發表之論文各一份 國際合作研究計畫國外研究報告書一份 處理方式：除產學合作研究計畫、提升產業技術及人才培育研究計畫、列 管計畫及下列情形者外，得立即公開查詢 涉及專利或其他智慧財產權，一年二年後可公開查詢 執行單位：逢甲大學 中 華 民 國 98 年 10 月 30 日 中文 摘要 “濺鍍沉積 ”銅合金化（Cu-Alloyed ）製程由 1990 年代初期開發迄今，已被證實與銅不互 溶的摻雜合金元素於熱處理時，會有偏析至銅外表面以自我對位地（ Self-Aligned ）形成阻障 層（ Barrier Layer ）及覆蓋層（Capping Layer ）之潛力，而適用於次世代（≤ 65 nm ）技術節 點（ Technology Nodes ）的銅內連接導線製作。為了迎合這種新型銅導線材料與製作之需求， 本研究計畫特採用一種獨創的超細微、超緻密金屬晶種製程，結合“無電鍍＂（Electroless Plating ）銅合金化的全程濕式流程，以在 SiO 介電層表面生長自我強化與自我對位潛力兼具 2 （以同步生長阻障層及覆蓋層），並可符合65 nm 以下之技術節點所需要的免除高電阻率 （100~200 μΩ-cm ）氮化物異質阻障層，且錳原子摻雜濃度超微（≤ 0.4 at.% ）、整體電阻超 低的 Cu-Mn合金內連接導線。本計畫之執行乃依計畫書規劃，順利地完成以下項目的探討： （1 ）真空電漿表面改質之晶種強化效能，（2 ）“超微薄 ” Cu-Mn合金薄膜的生長行為， （3 ） 自身的電物結構特性及阻障強化性能，與（ 4 ）自我對位圖案化製程。這些研究成果顯示： 此一晶種製作流程不但能大幅提升超微金屬晶種的植入密度，以促成厚度僅為 10 nm 以下之 無電鍍銅合金化薄膜導線生長的潛能，委實為一般無電鍍製程所莫及，而且與現今大馬士製 程所使用之無電鍍相互結合， “無電鍍”銅合金化沉積技術之奈米孔槽的填充性及線上流程的 整合性，似乎也比當今深受注目的 “濺鍍 ”銅合金化略勝一籌，也優於目前的離子化濺鍍（晶 種及氮化物阻障層）技術。 關鍵字：大馬士製程、無電鍍、銅合金化、自我對位、阻障層 Abstract Thin films of alloyed C