第六部分：多速率信号处理.pptVIP

谢大钊 编著 FPGA/CPLD在软件无线电中的工程应用多数据率信号处理理论篇 中嵌教育() David 编著 Agenda 概述 整倍数抽取 整倍数内插 取样率的分数倍变换 抽取和内插的高级主题 Q A 概述 概述 Agenda 概述 整倍数抽取 整倍数内插 取样率的分数倍变换 抽取和内插的高级主题 Q A 整倍数抽取 原序列和抽取序列频谱关系 为了得到x[n] 和xD[n]频谱之间的关系和不产生混叠的条件，对抽取过程可以看成先进行以D为周期的脉冲串采样，然后再进行离散时间抽取的结果 脉冲串采样过程 Thinking Agenda 概述 整倍数抽取 整倍数内插 取样率的分数倍变换 抽取和内插的高级主题 Q A 整倍数内插 原序列和内插序列频谱关系 Thinking Agenda 概述 整倍数抽取 整倍数内插 取样率的分数倍变换 抽取和内插的高级主题 Q A 取样率的分数倍变换 Thinking Agenda 概述 整倍数抽取 整倍数内插 取样率的分数倍变换 抽取和内插的高级主题 Q A 实时处理结构-多相滤波结构 取样率变换的多级实现 带通信号的采样率变换 提高输出频率（上变频）的内插器方框图为 式中，n=0对应取出原始基带谱，n=1，2，3…对应取出基带谱的各次倍频分量 带通滤波器的频率特性 同样，考虑一下在IC设计中如何实现内插的动作 之前我们讨论的整数倍抽取和内插实际上是取样率变换的一种特殊情况即整数倍变换的情况，然而在实际中往往会碰到非整数变换的情况，即分数倍变换。 那么分数倍变换的情况怎么实现呢？ 假设分数倍变换比为：R=D/I（频域） 那么取样率的分数倍变换可以通过先进行I倍内插再进行D倍抽取来实现。需要注意的是必须内插在前，抽取在后，以确保其中间序列的基带谱宽度不小于原始输入序列谱或输出序列谱的基带频谱宽度，否则将会引起信号失真 对下面的信号，如何进行抽取和内插，才能达到最大的减采样而又不会带来混叠 David编著 对于高速无线通信系统，随着采样速率的提高带来的另外一个问题就是采样后的数据流速率很高，导致后续的信号处理速度跟不上，特别是对有些同步解调算法，其计算量大，如果数据吞吐率太高是很难满足实时性要求的，所以很有必要对A/D后的数据流进行降速处理 为什么要抽取和抽取的意义 例如，一个实际的无线电通信信号带宽一般为几十千赫兹到几百千赫兹，实际对单信号采样时所需的采样速率是不高的，所以对这种窄带信号的采样数据流进行降速处理或者叫二次采样是完全可能的。多速率信号处理技术为这种降速处理的实现提供了理论依据，其中最为重要也是最为基本的理论是抽取和内插 多速率信号处理中的抽取理论是软件无线电接收机的理论基础。所谓整数倍抽取是指把原始采样序列每隔（D－1）个数据取一个，以形成一个新序列，其中D为抽取倍数。需要注意的是为了防止抽取后的频谱发生混叠，在抽取前需要先用一个数字滤波器对原信号进行滤波。经过抽取大大提高了信号的频域分辩率 整数倍抽取是指把原始采样序列x[n] (每隔(D-1))个数据抽取一个，以形成一个新的序列xD[n]，即 D=3抽取 D为周期的 脉冲串采样 D倍抽取 表示、传输和存储这个已采样序列是很不经济的，因为在采样点之间明知都是零 傅立叶变换相乘性质 p[n]的傅立叶变换为 ws＝2π/D 由上图很明显可知，要不发生混叠，需要满足： 因为 在后面的讨论中可以看到该式的意义 抽取过程 因为 如果令n=kD，上式等效为 如果当n不为D时， xp[n]＝0 由上图可知，已采样序列xp[n] 和抽取序列xD[n]的频谱差别只是频率尺度上的或归一化上 抽取的效果是将原来序列的频谱扩展到一个较宽的频带部分，这也反映了频域和时域之间的关系。抽取相当于时域压缩，故频域会扩展 同时可以看出，如果要避免混叠，则： 即 一旦离散时间序列频谱在一个周期内的非零部分已经扩展到将-π到π的整个频带内填满，就达到了最大可能的减采样 由上面的讨论可得到最终的原序列和抽取之后序列的频谱表达式 图为以D=2抽取前后的频谱结构 因为在抽取前原始序列的频谱有大于π/2的频率分量，故抽取后产生严重混叠现象 根据前面所述，因为在原始序列的频谱已经填满了整个频带，已达到最大减采样，故不能进行任何倍数抽取 为了对该序列进行D倍抽取，必须先进行滤波，滤掉频谱中大于π/D的部分，则抽取后的频谱就不会发生混叠 根据前面的讨论可以得出一个完整的D倍抽取器的结构图 很明显如果原始信号的频谱分量分身就小于π/D，那么前面的低通滤波器可以省去 考虑一下在IC设计中如何实现抽取的动作 多速