第4章_主存储器.ppt

课堂练习的解答（2/4） 译码方案：（任意一种方案均为正确答案） 方案1： 使用A15A14A13高三位地址线通过3:8译码器进行译码； Y0和Y1任一输出有效均可选中ROM（异或操作）； Y3、Y4、Y5分别作为3个RAM芯片的片选信号。 方案2： 使用A15A14高两位地址线通过2:4译码器进行译码； Y0的输出作为ROM的片选信号； Y1=0，且A13=1时，选通第一个RAM芯片； Y2=0，且A13=0时，选通第二个RAM芯片； Y2=0，且A13=1时，选通第三个RAM芯片； * 课堂练习的解答（3/4）——逻辑连接图1 ＝1 课堂练习的解答（4/4）——逻辑连接图2 * * * * * * 4K×1b的存储器组成原理图 0 0 0 0 0 0 0 0 0 0 0 0 半导体存储芯片的基本结构 译 码 驱 动 存 储 矩 阵 读 写 电 路 片选线 读/写控制线 地 址 线 … 数 据 线 … 片选线　　　 读/写控制线 （低电平写 高电平读） CS CE WE 从计算机厂家生产芯片的规格就可以知道存储体的容量，如4K×1，64K×4，16K×8。前一个数字指存储单元数，后一个数字指字长，即一个存储单元的位数。 （允许读） （允许写） WE OE RAM 举例 　　 A0 ~ A9 为地址码输入端。 4 个 I/O 脚为双向数据线，用于读出或写入数据。 R/W 为读/写控制端。当 R/W = 1 时，从 I/O 线读出数据；当 R/W = 0 时，将从 I/O 线输入的数据写入RAM。 VDD Intel 2114 A7 A8 A9 I/O I/O I/O I/O R/W A6 A5 A4 A3 A0 A1 A2 CS GND 1 2 3 4 5 6 7 8 9 18 17 16 15 14 13 12 11 10 1 K ? 4 位 SRAM Intel 2114 引脚图 　　存储矩阵有 1 K 个存储单元，每个单元4 位。1K = 210，故需 10 根地址输入线。 CS 为片选控制端，低电平有效。CS = 1 时，读/写控制电路处于禁止状态，不能对芯片进行读/写操作。当 CS = 0 时，允许芯片读/写操作。 1.结构：由一个MOS管和一个电容组成 2.原理：靠电容来存储信息的，电容充有电荷表示存储信息“1”，没有电荷表示存储信息“0”。 列 选择信号 行选择信号 刷新放大器 数据线 VT1 VT2 C DRAM基本存储电路 ① 写操作：写1，数据线上为高电平，对电容C充电；写 0，数据线上为低电平，电容上的电荷很快被释放掉。 ② 读操作：电容上的电荷被泄露掉，是一种破坏性读出，因此在读操作后要立即重写原有的信息，以保证所存储的信息不变。 ③ 刷新：由于电容上存储的电荷存在着泄露，时间一长信息就会丢失，所以需要每隔一定时间（一般2 ms）对电容进行一次充电，称为存储器“刷新”或“再生”。 动态存储元 动态 RAM 和静态 RAM 的比较 DRAM SRAM 存储原理 集成度 芯片引脚 功耗 价格 速度 刷新 电容 触发器 高 低 少 多 小 大 低 高 慢 快 有 无 主存 缓存 第4章 主存储器 4.1 主存储器分类、技术指标和基本操作 4.2 读/写存储器 4.3 非易失性半导体存储器 4.4 存储器的组成与控制 4.5 多体交叉存储器 一、掩模只读存储器（ROM） ① 由生产厂家事先编程，信息不能更改。 行列选择线交叉处有 MOS 管为“1” 行列选择线交叉处无 MOS 管为“0” 4.3非易失性半导体存储器 二、可编程只读存储器（PROM，Programmable ROM） 出厂时是空白的，允许用户根据自己的需要确定ROM中的内容。 但只能允许一次编程。 4.3非易失性半导体存储器 VCC 行线 列线 熔丝 熔丝断 为 “0” 为 “1” 熔丝未断 三、可擦除可编程只读存储器（EPROM，Erasable PROM） 优点：可以进行多次编程。 缺点： ① 不能在线编程。擦除重写时，必须从系统中拆下来，在紫外线灯下照射20分钟，擦除原有信息后，再用专门的编程器重新写入新的程序或数据。 ② EPROM芯片中的信息不能实现部分内容的修改。 4.3非易失性半导体存储器 四、电擦除可编程只读存储器（E2PROM，Electrically EPROM） ① 采用加高电压的方法来擦除芯片中的原有信息。 ② 可在线编程和擦除。 ③ 擦除和编程以字节为单位，可方便地改写其中的任一部分内容。 4.3非易失性半导体存储器 第4章 主存储器 4.1 主存储器分类、技术指标和基本操作 4.2 读/写存储器