【翻译】modelsim指南之基本仿真(digital logic).docVIP

Introduction 本文将一步步实现以下基本仿真流程: 创建设计工作库 编译设计单元 加载设计 运行仿真 ? 本文用到的设计文件 本文的范例是一个8位的二进制加法计数器和相关的测试文件。保存路径： Verilog-install_dir/examples/tutorials/verilog/basicSimulation/counter.v and tcounter.v ? 相关阅读 用户手册的章节：设计库、Verilog和SystemVerilog仿真。 参考命令：vlib,vmap,vlog,vcom,view,run. ? 创建设计工作库 在你仿真前，必须先创建一个库并编译源码到这个库。 创建一个新目录并复制本文的设计文件。 ?????? Copy counter.v 和tcounter.v ?? 2. 启动modelsim。 ?????? a. windows下双击快捷方式启动,你将看到modelsim的欢迎对话框，单击Close. ?????? b. 选择File Change Directory 指定到第一步创建的目录。 ?? 3. 创建工作库。 ?????? a. 选择File New Library. ?????????? 弹出一个对话框，可以指定库名等选项。如图1。 ?????????? ?????????? 图 1 创建一个新库 ??????