面向电机控制的新型dsp-tms320f240简介-read.docVIP

第三章 面向电机控制的DSP芯片—TMS320F240简介 §3.1 引言 TMS320F240芯片是美国得州仪器公司（TI）在1997年推出的面向电机数字控制领域的芯片，它不仅继承了数字信号处理器（DSP）运算速度快，能实现电流实时控制的优点，而且由于它面向电机数字控制领域，因而使得由F240为核心芯片构成控制系统具有结构简单，可靠性高等诸多优势。图3-1为其总体结构框图。TMS320F240芯片的指令周期可达50ns，它不仅具有512字的片内双访问RAM（DARAM），还集成了两个10位的A/D转换器和一个串口通讯模块（SCI），其独有的事件管理器(Event Manager)单元提供了3个16位的定时器，3个单比较单元和3个全比较单元，可提供多达12路PWM脉冲输出。F240芯片采用多个中断源共享某一中断级的中断结构，因而（与80C196KC芯片相比）提供了更多的中断源，使得用户能更加方便，灵活地编写中断处理程序。 §3.2 TMS320F240芯片的组成及特点 3.2.1 F240特点综述[39]: 1.TMS320C2xx内核CPU： (1)32位中央算术逻辑单元(CALU)及32位累加器 (2)16位×16位并行乘法器，产生32位乘积 (3)三个定标移位器 (4)八个16位辅助寄存器和一个用于数据存储器间接寻址的专用算术单元 2.存储器: (1)544字×16位片内数据/程序双口RAM (2)16K ×16位片内Flash (3)224K × 16位最大寻址范围(64K字程序空间、64K字数据空间、64K字I/O空间和32K字的全局数据存储空间) (4)外部存储器接口模块包括:软件等待状态发生器、16位地址总线和16位数据总线 (5)支持插入硬件等待状态 3.程序控制： (1)四级流水线操作及八级硬件堆栈 (2)六个外部中断：功率驱动保护中断、复位、NMI(不可屏蔽中断)和三个可屏蔽中断 4.指令集: (1)源码兼容TMS320家族的C2x，C2xx和C5x定点系列 (2)单指令重复操作及单指令乘/加指令 (3)用于程序/数据管理的存储块移动指令 (4)变址寻址能力 (5)用于基－2FFT变换的位反转变址寻址能力 5.功耗： (1)静态CMOS技术 (2)四种用于减少功耗的省电方式 6.仿真：符合IEEE1149.1标准的测试访问口，可以连接片内的基于扫描的仿真逻辑 7.速度：50ns的指令周期(20MIPS)，且大多数指令为单周期 8.事务管理器： (1) 12路比较/PWM通道，其中9路为独立 (2) 3个16位通用定时器，共有6种模式，包括连续向上计数和连续向上/下计数 (3) 3个具有死区功能的全比较单元 (4) 3个单比较单元 (5) 4个捕获单元，其中两个具有直接连接正交编码器脉冲的能力 9.双10位共16路A/D转换器 10.28个可单独编程的多路复用I/O引脚 11.基于锁相环(PLL)的时钟模块 12.带实时中断的看门狗定时器模块 13.串行通信接口(SCI) 14.串行外设接口(SPI) 图3-1 TMS320F240芯片结构框图 3.2.2中央处理单元[40][41] 1.输入定标单元： 32位的输入数据定标移位器（输入移位器）用来把存储器中送来的16位值左移0至16位后送至32位的CALU。移位时低位填零，高位根据状态寄存器ST1中的符号扩展位SXM填充：SXM为零时填零，为1时根据数据最高位进行扩展。 2.乘单元： C24x使用16位×16位的硬件乘法器在单机器周期内产生有符号或无符号的32位结果。乘单元包括： 用来保存一个乘数的16位暂时寄存器(TREG) 乘法器，用来将TREG中的值乘以从数据/程序存储器送来的另一个值； 32位乘积寄存器(PREG)，接收乘的结果； 乘积移位器，将PREG中的值在传送至CALU前进行移位。 中央算术逻辑单元包括： 中央算术逻辑单元(CALU)，实现大动态范围内的算术和逻辑运算。 32位累加器(ACC)，ACC接收来自CALU的输出，并且可以根据进位位 的值来实现移位。 输出移位器，该移位器可以将累加器的高位字或低位字在送入数据存储器前左移0到7位。 符号扩展方式位： 对于绝大多数指令来说，状态寄存器ST1的第10位－符号扩展方式位(SXM)决定了CALU在计算时是否使用符号扩展。若SXM=0，符号扩展被抑制；若SXM=1，符号扩展被使能。 辅助寄存器算术单元(ARAU)： 该算术单元完全独立于中央算术单元(CALU)。ARAU的主要功能是CALU操作的同时执行8个辅助寄存器(AR0至AR7)上的算术运算。这8个辅助寄存器(AR0至AR7