计算机组成原理第3版PPT电子课件教案-第三章 存贮系统.pptVIP

第三章 存贮系统 3.1 存贮器概述P71 1. 存贮器功能：计算机系统中记忆设备，用来存放程序和数据。 2.构成存贮器的介质：半导体存贮器件(TTL/CMOS电路)和磁性材料。 存贮器的最小单位:一位二进制位，存贮位，存贮元。 若干个存贮位构成一个存贮单元。（16bit) 许多存贮单元组成一个存贮器体。 3.存贮器的分类： (1) 按存贮介质分: (能存贮0和1两个状态) 早期有水银延迟线，金属延迟线，磁鼓，磁泡，磁芯。 70年代以后：大规模集成电路；双极型半导体存贮器，MOS型半导体存贮器。磁性材料：软盘，硬盘；光盘存贮器。;(2) 按存取方式分： 随机存贮器: 随机存取方式（主存）： 访问时间和物理位置无关(最快),例如：半导体存贮器构成主存。 顺序存贮器: 顺序存取方式（磁带）： 访问时间和物理位置有关（最慢）。 半顺序存贮器(直接存贮器): 直接存取方式（磁盘）： 访问时间和物理位???有关（中间） ;79号磁道;（3）存贮器读写功能分;(5)按在计算机系统中的作用分： 主存贮器，辅助存贮器，高速缓冲存贮器(Cache)，控制存贮器。 4.存贮器分级结构 对存贮器要求：容量大，速度快，成本低。 一个存贮器不能满足上述三个要求，一般构成多级存贮器体系结构。即高速缓冲存贮器(Cache),主存贮器(内存)，外存贮器(辅存)。P72 图3.1 动画演习三上(1)。 ;CPU寄存器;高速缓冲存贮器(Cache):由双极型半导体存贮器组成。特点：高速小容量。存取速度和CPU周期相匹配，它是动态地存放主存中部分副本(指令或数据)，计算机可以直接访问Cache(如果访问主存内容已在Cache中有副本)，此时存取速度最快。 (2)主存贮器： 存放现在正在运行的程序和数据。容量比Cache大得多，速度比Cache慢。用MOS半导体存贮器组成。CPU可直接访问主存，主存内容也可Cache交换。 ;(3) 外存贮器： 存放即将要运行的程序和处理数据。CPU不能直接访问外存。外存上的程序和数据只有调入主存以后，才能运行。由磁表面存贮器(软盘和硬盘)或光盘(主要是CD-ROM)组成。特点：容量大，速度慢，价格低。 需要计算机多级存贮管理。各级存贮器职能是不一样。 Cache:强调的速度，使之与CPU相匹配。 外存:强调的存贮器的???量，满足计算机大容量的要求。 主存：介于Cache和外存之间，适当选取存贮器的容量和存取速度。;5.主存贮器的技术指标： P72 主存容量，存取时间，存取周期，和存贮器带宽。 存放一个机器字的存贮单元--字存贮单元；相应单元地址是字地址。 存放一个字节(8bit)的存贮单元--字节贮单元；相应地址是字节地址。 (1)主存容量：存贮单元总数。字数或字节数。 字数 X 字长(例如)=1024 X 16bit 但现在以字节为单位8bit=1Byte=1B 210B(字节）=1024B=1KB 220B (字节）=1024KB=1MB 230B(字节）=1024MB=1GB 240B(字节）=1024GB=1TB 1024 X 16bit=2KB;(2)存取时间：存贮器访问时间。启动一次存贮器操作到完成该操作需要的时间。例如，读操作命令发出，该单元的内容读入数据缓冲寄存器需要的时间。 (3)存取周期：连续启动两次读操作所需要的最小时间。存取周期略大于存取时间。 (4)存贮器带宽:单位时间里存贮器所存取的信息量。通常位/秒，字节/秒。 存取时间，存取周期，存贮器带宽反映了主存的速度指标。;3.2 P73 随机读写存贮器：特点：断电后信息丢失。 SRAM:静态MOS存贮器 DRAM:动态MOS存贮器，需要执行刷新操作。 一、SRAM存贮器 1.SRAM基本存贮元：MOS型存贮单元工作原理：触发器型。 P73 图3.2 六管组成的存贮元电路图。动画演习三上(2)。 T1导通,T2截止,定义为0状态。 T1截止，T2导通，定义为1状态。 写1操作：x地址译码线和y地址译码线都要高电平(选中该单元) 且 I/O线＝1， I/O线＝0；使T1截止，T2导通，成为1状态。 写0操作：x地址译码线和y地址译码线都要高电平(选中该单元) 且I/O线＝0， I/O线＝1；使T1导通，T2截止， 成为0状态。 读操作： x地址译码线和y地址译码线都要高电平(选中该单元) 根据I/O线上有无电流决定读出0/1状态。;;3.如何用存贮器芯片构成主存(CPU和主存连接)P76 位扩展法，字扩展法，字位同时扩展法。 (1)位扩展法 用8K?1的存贮器芯片? 8K?8的主存