三维技术ⅲ-v族的可行性进步-化合物半导体.pdfVIP

封面故事封面故事 | Cover Story -| Cover Story - 单片单片3D3D集成集成 三维技术:Ⅲ-V族的可行性进步 晶圆键合和衬底复用提供了制造绝缘体上InGaAs的MOSFET途 径，这个架构可以通过垂直堆叠增加晶体管密度，同时降低功耗。 Sanghyeon Kim ，Seongkwang Kim, hyung-Jun Kim ，韩国科学技术部 8 化合物半导体 2017年第4期 封面故事封面故事 | Cover Story -| Cover Story - 单片单片3D3D集成集成 传统上，减小硅晶体管尺寸的一个好处就是 削减其功耗。但是现在这种情况已经不复 存在，而且由于这个原因，人们更加关注如何处 理晶体管以及互连的功耗。 为了尝试并解决这些问题，工业界和学术界 的研究人员一直在开发III-V 族材料如InGaAs ， GaSb 以及锗用作沟道，制备高迁移率的晶体管。 转向这些材料，允许电子和空穴比在硅中速度更 快的运动，增加驱动电流。由此，可能会降低晶 体管的供电电压，并最终降低其功耗。 当然，这并不是削减功耗的唯一办法。另外 的办法包括：晶体管可以垂直和单片堆叠，称为 单片3D （M3D ，monolithic 3D ）。切换到这种架 构可以缩短互连的长度，降低延迟和功耗；并增 加晶体管密度，从而实现最终的功耗减少。此外， M3D 架构可以实现功能放大，因为它允许非数字 组件，如RF 器件和传感器的集成。 硅基M3D 技术面临的最大挑战之一，与工 艺温度的不兼容相关（见图1）。低温工艺对于制 造顶部晶体管至关重要，但目前的CMOS 技术需 要高的工艺温度，这通常为 1000-1100 ℃。这个 温度足以熔化底部晶体管上方的互连金属，并使 得底部晶体管的性能严重退化，这些从前都是在 制造顶部晶体管之前制造好的。由于这种严重的 热预算限制，M3D 与传统硅技术集成的到来困难 重重。 使用III-V 族材料来实现低温工艺 使用III-V 族材料可以避免这个问题。具有 这些沟道材料的晶体管通常有低于400 ℃的工艺