数字系统设计大作业报告A6.docVIP

数字系统设计大作业报告 ——基于FPGA的带指示功能的简易电子琴 学院 电子与信息学院 专业 学生姓名 题目要求 制作一个有16个琴键的简易电子琴。 音符从低音fa到高音suo。 由开关控制用LED指示演示一首歌曲的弹奏方法。如《一闪一闪亮晶晶》其简谱如下图所示： 系统框图 系统设计 模块关系图 底层模块介绍 键盘编码模块 输入：键盘信号。 输出：分频比，为受控分频模块提供的复位信号。 设计思路：该模块为纯组合逻辑，将键盘输入信号编码为受控分频模块的分频比和复位信号。在没有键按下或无法编码的按键情况时，输出有效的复位信号（高电平）；按下某个键时，输出相应的分频比，同时清除复位信号（低电平）。 受控分频模块 输入：分频比、系统时钟、复位信号。 输出：音频信号。 设计思路：该模块为受控分频器，用来输出相应的音频波。分频输出的频率受输入分频比的控制。分频器用计数器实现，计数器复位，用键盘编码模块产生的复位信号，溢出判断量是键盘编码模块输出的分频比。该模块输出为占空比50%的方波，以此来驱动功放或扬声器发声。 固定分频模块 输入：系统时钟、复位信号 输出：5Hz时钟信号。 设计思路：该模块为固定频率的分频器，用来输出约5Hz的信号，为LED驱动波形产生模块提供基准频率。分频器用计数器实现，计数器时钟和复位信号由外部提供，固定溢出量，产生占空比50%的方波以此为LED驱动波形产生模块提供基准频率。 LED驱动波形产生模块 输入：5Hz时钟信号、音乐指示开关信号。 输出：LED驱动信号。 功能：产生驱动乐曲指示灯的信号。 设计思路：该模块为一个进位计数器，最小计数变量在停止标记无效（高电平）的情况下在低频时钟上升沿计数，每计数5次进位一次。对应一个音符中4次LED流水和一次停顿。最小音符单元在最小计数变量进位时自增一次，该演示曲每句6个时值为1的音，一个时值为2的音，因此最小音符单元计数满8时进位一次。最小音符单元用来指示这是每句中的第几个音。句子变量在最小音符单元进位时自增一次，该演示曲共六句，计数满后所有变量恢复初始状态，停止标记变为有效（低电平），使演示只进行一遍。同时流水灯“行”驱动波形产生进程中在每句前6个时值为1的每个音符弹奏时间内产生较短的4次LED流水信号，在每句后1个时值为2的每个音符弹奏时间内产生较长的4次LED流水信号。流水灯“列”驱动波形产生进程中根据句子变量和最小音符单元的值，产生音符选择信号（流水灯“列”驱动信号）。 模块连接图 键盘与发音部分 KBD为键盘编码模块 ccd为受控分频模块 弹奏指示部分 LC2为固定分频模块 LC1为LED驱动波形产生模块 顶层设计 TDisp为弹奏指示部分 tomp为键盘与发音部分 关键代码 琴键编码器 …… if(KB(15)=0) then rst_ag=0; ds_ag=x117A8;--_4----0 elsif(KB(14)=0) then rst_ag=0; ds_ag=x0F920;--_5----1 elsif(KB(13)=0) then rst_ag=0; ds_ag=x0DDF2;--_6----2 elsif(KB(12)=0) then rst_ag=0; ds_ag=x0C5BA;--_7----3--低音 …… elsif(KB(0)=0) then rst_ag=0; ds_ag=x03E48;--5.----15--高音 else rst_ag=1; --------------------未按键 end if; …… 这部分代码采用if-elsif-else 语句，构成16路优先编码器，将按键情况编码为分频比。 受控分频器 …… elsif(rising_edge(clk)) then if(cnt ds_i) then--分频计数器计数 cnt = cnt + x00001; else---------分频计数溢出 div_in = not div_in; cnt=x00001; end if; …… 这部分代码用if 语句构成计数器，用来生成方波，由于计数器溢出值为变量，该变量受键盘编码器控制，因此产生的方波频率受到键盘控制，以便产生不同音调的琴声。 固定分频器 …… if(rst_i=0) then cnt=0; div_in=0; elsif(rising_edge(clk)) then