电工与电子技术基础第2版课件第11章.pptVIP

* 第11章 触发器和时序逻辑电路 11.1 集成触发器 在数字系统中，为了能实现按一定程序进行运算，需要“记忆”功能。但门电路及其组成的组合逻辑电路中，输出状态完全由当时输入状态的组合来决定，而与原来的状态无关，不具有“记忆”功能。而触发器及其组成的时序逻辑电路就具有“记忆”功能。它的输出状态不仅决定于当时的输入状态，而且还与原来的状态有关，即具有“记忆”功能。本章讨论数字电子电路中的另一个基本单元电路——触发器(RS、JK、D)和由它们组成的时序逻辑电路(计数器、寄存器)的逻辑功能和应用。 11.1.1 RS触发器 1.基本RS触发器 图11-1（a）是基本RS触发器的逻辑电路，它由两个“与非”门G1、G2互相交叉耦合组成， 、 是两个直接触发输入端，Q、 是基本RS触发器的两个互补输出端，一个为“1”另一个为“0”。我们规定“与非”门G2输出端Q的状态为触发器的状态。 RD G1 G2 SD Q Q (a) (b) 图11-1 基本RS触发器 Q RD SD Q SD RD 基本RS触发器输出与输入的逻辑关系分如下： (1) =1， =1 触发器的输出将与原来状态有关，如果原状态为Q=1（ =0），则G1门输入全为“1”，故输出 =0，使Q=1；如果原状态为Q=0（ =1），