计组课设的报告.docVIP

计算机组成原理课程设计 院系：计算机学院 姓名： 学号： 班级： 指导老师： 日期：2011.12.18—2012.1.2 第五节 微程序控制器组成实验 一、实验目的 （1）掌握时序产生器的组成原理。 （2）掌握微程序控制器的组成原理。 （3）掌握微指令格式的化简和归并。 二、实验电路 １．时序发生器 TEC—4计算机组成原理实验系统的时序电路如图9所示。电路采用2片GAL22V10（U6、U7），可产生两级等间隔时序信号T1－T4和W1－W4，其中一个W由一轮T1－T4循环组成，它相当于一个微指令周期或硬布线控制器的一拍，而一轮W1—W4循环可供硬布线控制器执行一条机器指令。 本次实验不涉及硬布线控制器，因此时序发生器中的相关内容也可根据需要放到硬布线控制器实验中进行。 微程序控制器只使用时序信号T1－T4，产生T信号的功能集成在GAL22V10芯片TIMER1（U6）中，另外它还产生节拍信号W1、W2、W3、W4的控制时钟CLK1。该芯片的逻辑功能用ABEL语言实现，其源程序如下： MODULE TIMER1 TITLE CLOCK GGENERATOR T1,T2,T3,T4 2000,9 INPUT MF,CLR,QD,DP,DZ,TJ,P1,INTS,INTC,DB PIN 1..10; W4 PIN 13; OUTPUT T1,T2,T3,T4,QD1,QD2,ACT,INTE,QDR PIN 14..22; CLK1 PIN 23; T1,T2,T3,T4,QD1,QD2,INTE,QDR ISTYPE REG; ACT,CLK1 ISTYPE COM; CLK = .C.; S =[T1,T2,T3,T4,QD1,QD2,INTE,QDR]; EQUATIONS QD1 := QD; QD2 := QD1; QDR := CLR QD # CLR QDR; ACT = QD1 !QD2; T1 := CLR T4 ACT # CLR T4 !(DP # TJ # DZ P1 # DB W4) QDR; T2 := CLR T1; T3 := CLR T2; T4 := !CLR # T3 # T4 !ACT (DP # TJ # DZ P1 # DB W4) # !QDR; INTE := CLR INTS # CLR INTE !INTC; CLK1 = T1 # !CLR MF; S.CLK = MF; END 硬布线控制器只使用时序信号W1－W4，产生W信号的功能集成在GAL22V10芯片TIMER2（U7）中，该芯片的逻辑功能用ABEL语言实现，其源程序如下： MODULE TIMER2 TITLE CLOCK GGENERATOR W1 W2 W3 W4 2000, 9 INPUT CLK1,INTR,IE PIN 1..3; CLR,SKIP PIN 5..6; OUTPUT W1,W2,W3,W4,INTR1 PIN 14..18 ISTYPE REG; INTQ PIN 20 ISTYPE COM; CLK = .C.; EQUATIONS W1 := CLR W4 ; W2 := CLR W1 !SKIP; W3 := CLR W2 !SKIP; W4 := !CLR # W3 # SKIP W1 # SKIP W2 ; INTR1 := INTR; INTQ = IE INTR1; [W1,W2,W3,W4,INTR1].CLK = CLK1; END TIMER1和TIMER2中还集成了中断逻辑，中断逻辑的介绍见第八节。TIMER1的输入信号中，MF接实验台上晶体振荡器的输出，频率为1MHz。T1至T4的脉冲宽度为100ns。CLR（注意，实际上是控制台上的CLR#信号，因为ABEL语言的书写关系改为CLR，仍为低有效信号）为复