EDA60进制计数器画图.docVIP

实验报告 沈阳工业大学实验报告 （适用计算机程序设计类） 专业班级： 学号： 姓名： 实验名称：60进制计数器 1.实验目的： 学习60进制计数器电路图法的设计、仿真和硬件测试，进一步熟悉VHDL设计技术 2.实验内容： （1）在QuartusⅡ上用电路图连接成一个60进制计数器。详细描述此程序功能特点，给出其所有信号的时序仿真波形。 （2）引脚锁定以及硬件下载测试。引脚锁定后进行编译、下载和硬件测试实验。 3. 实验方案（程序设计说明） （1）建立电路图文件 （2）绘制电路图 （3）对电路图进行编译 （4）编译无错误后进行时序仿真 　　　（5）仿真正确之后，选好模式之后进行管脚的设置 　　　（6）再进行一次编译，正确之后下载到实验箱 4. 实验步骤或程序（经调试后正确的源程序） 5．程序运行结果 数码显示管从0一直跳变到59，然后再回到0重新循环。 6．出现的问题及解决方法 附件A 沈阳工业大学实验报告 （适用计算机程序设计类） 专业班级： 学号： 姓名： 实验步骤或程序： 新建block文件； 绘制电路图； 保存之后建工程； 编译程序； 新建一个vector waveform 文件 保存在相应的文件夹内； 对输入信号进行编辑； 保存然后再仿真； 选择模式，确定管脚，输入管脚号； 保存后再重新编译； 之后运行Program configure； （12）在EDA实验箱上调到相应的模式，然后对输出的信号进行验证。