EDA期末复习提纲.docVIP

EDA(electronic design automation)电子设计自动化 FPGA全称 field programmable gate array现场可编程门阵列 CPLD 全称 complex programmable logic device可编程逻辑器件 VHDL 全称 VHSIC hardware description language标准硬件描述语言 综合：将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。综合过程将把软件设计的HDL描述与硬件结构挂钩，是将软件转化为硬件电路的关键步骤。综合就是将电路的高级语言（如行为描述）转换成低级的，可与FPGA/CPLD的基本结构相映射的网表文件或程序。 基于EDA软件的FPGA/CPLD开发流程图 P12 时序仿真：就是接近于真实器件运行特性的仿真，仿真文件中已包含了器件硬件特性参数。 功能仿真：是直接对HDL、原理图描述或其他描述形式的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计的要求。 IP就是知识产权核或知识产权模块的意思。 IP分软IP、硬IP、固IP。 软IP：不涉及用什么具体电路元件。 固IP：完成了综合的功能块。 硬IP：提供设计的最终阶段产品：掩模。 IP模块的优化设计（四最）：芯片面积最小、运行速度最快、功率消耗最低、工艺容差最大。 可编程器件的演变过程（了解）