[信息与通信]第5章 触发器.pptVIP

3. 工作过程 (0)CP=0时，输入JK被封锁，主从触发器连通：Q主=Q从，设为现态Q。 (1)CP=1时，从触发器不变，主触发器随输入JK而变化： 注意：此时主触发器存在1次翻转特性： CP=1期间主触发器最多只翻转1次。 Q从n+1=SD从+RD从Q从=Q主＋Q主Q从= Q主） （Q主=Q从的原因是： 例：图5.3.3 1次翻转特性： CP=1期间主触发器最多只翻转1次 　(1) CP=0时， Q主=Q从=Q=0。 则CP=1时一直有Q从=0，于是CP=1时会一直满足 CP=1时主触发器存在1次翻转特性的原因： ①如此时J=0(K=0或1：对应JK触发器的保持或置0功能)，则 Q主保持0态不变。 ②如此时J=1(K=0或1：对应JK触发器的翻转或置1功能)，则 Q主置位(0态→1态，发生翻转)。 问：发生第一次翻转变成1态后，还会进行第2次翻转吗？ 答：不会，因 故Q主置1或者保持，所以状态不变。 　(2) CP=0时， Q主=Q从=Q=1。 则CP=1时一直有Q从=1，于是CP=1时会一直满足 CP=1时主触发器存在1次翻转特性的原因： ①如此时K=0(J=0或1：对应JK触发器的保持或置1功能)，则 Q主保持1态不变。 ②如此时K=1(J=0或1：对应JK触发器的置0或翻转功能)，则 Q主置0(1态→0态，发生翻转)。 问：发生第一次翻转变成0态后，还会进行第2次翻转吗？ 答：不会，因 故Q主置0或者保持，所以状态不变。 3. 工作过程 (1)CP=1时，从触发器不变，主触发器随输入JK而变化： 且此时主触发器存在1次翻转特性。 (2)CP=0时，主触发器不变，从触发器将在CP↓(下降沿)与主触发器一致。 例：图5.3.3 主从触发器波形图的画法： (1)先画主触发器波形：CP=1期间根据触发器功能及1次翻转特性可画。 (2)再画从触发器波形：只CP↓处才根据主触发器状态触发。 4 . JK主从触发器对信号(J、K)和CP的要求 (1)CP=1期间，输入(J、K)一直不变。 (2)CP=1的持续期： tCPH≥3tpd CP=0的持续期：tCPL≥3tpd 时钟周期： 时钟的最高频率： 时钟的最小周期： 5 . 主从触发器的优缺点 (1)优点：克服了空翻的缺点； (2)缺点：抗干扰能力低。 因为：CP=1期间，输入都可能影响主触发器。 5.3.2　边沿触发器 边沿触发器：只在时钟边沿(上升沿或者下降沿)接受输入并发生状态转变的触发器 以维持-阻塞D触发器为例。 边沿触发器的分类： 维持-阻塞D触发器、CMOS传输门触发器、利用门电路延迟时间的触发器 1.电路结构(略) 2. 逻辑符号 直接置1端 直接置0端 无小圈表示CP上降沿触发 表边沿触发方式 C1表该脉冲影响1标记的输入(如1D) 3. 工作原理(具体分析略) 结论：只在CP↑处触发器的次态与输入D一致，而在其他时间，输入不影响触发器。 4 .维持-阻塞D触发器对信号D和CP的要求 (1)对D的要求 建立时间tset(上升沿前D的持续时间)： tset=2tpd 维持时间tb(上升沿后D的持续时间)： tb=tpd 3tpd：也是输入能被接收的时间，故其抗干扰能力较强. (2)对CP的要求： CP=0的持续期：tCPL≥2tpd CP=1的持续期： tCPH≥3tpd 时钟频率: 时钟的最高频率 5. 直接(异步)置0、置1端 (1) (2) (3)RD=SD=1，RDSD不起作用，由CP控制触发器。 注意：异步置0、置1端不受CP控制 例：图5.3.6 (1)RD=0、SD=1：复位 (2)RD=1、SD=0：置位 (3)RD=SD=1：由CP控制触发器 触发器的次态只在CP↑处转变，且与此时输入D一致。 画法: 5.4 触发器的逻辑符号及时序图 5.4.1　触发器的逻辑符号 1.电平触发方式触发器的逻辑符号 无时钟输入端 无小圈表示 CP高电平触发 2. 集成触发器的逻辑符号 (1)传统(常用)的逻辑符号 (常在计算机软件中出现，本书采用此符号) 边沿触发有 主从触发无 (见附录1) 无小圈表示 CP上升沿触发 有小圈表示 CP下降沿触发 异步置1端(低电平有效) 多个输入相与 异步置0端(低电平有效) (2)国标符号 表示主从触发方式 表边沿触发 C1表该脉冲影响1标记的输入(如1S、1R) 有小圈表示 CP下降沿触发 异步置0端(低电平有效) 异步置1端