12-3-0 第十二章 数字系统设计基础_3.pptVIP

12.3 数字系统设计的描述工具 在设计的不同阶段采用适当的描述手段，精确地、无二义性地定义和描述设计目标的功能和性能，是设计工作正确实施的依据。 数字系统设计中常用的描述工具有：方框图、流程图、ASM图和MDS图。 三、算法状态机图（ASM图） 1.作用 严格按系统时序来描述系统的工作过程。 2.ASM图符号 (1)状态框 (2)条件框 (3)判断框 例2:对于下图ASM图，试从T0状态且S=1开始，填写该图的操作序列表。 0 0 1 0 T1 0 1 1 0 T2 0 1 1 0 T1 1 0 1 0 T2 1 0 0 0 T1 1 1 0 0 T2 1 1 1 1 T0 * 一、方框图 1.作用 描述数字系统的总体结构。 方框图用于描述数字系统的模型。 2.构成要素 方框：定义一个子系统，实现某种数据处理或传送等功能。在方框内描述其功能（文字表达式等） ； 带箭头的直线：各子系统之间的信息通道。箭头表示信息传输方向。 标注：表示主要信息通道的名称、功能或信息类型。 系统说明书：给每个子系统尽可能详细的说明。 系统 输 出 输 入 … … （a）一般方框图 控制器 C 数据采集 输入 数据处理 C 输出 数据显示 数据打印 （b）系统分解图 举例：例：12.3.1给出了一个智能仪表方框图的设计和细化过程。 数据处理 （C）进一步细化方案 控制器 C 数据采集 输入 C 输出 数据显示 数据打印 （d）数据处理模块的细化 输入/输出接口 C M寄存器 A寄存器 ALU C C C 图12.3.1 一个智能仪表的方框图 二、算法流程图 1.作用 描述算法。 2.基本符号 入口点；出口点；传输框；判断框 A←A+B P B A （d）判断框 （a）入口点 （b）出口点 （c）传输框 图12.3.2 流程图符号 注意：按照事件的先后次序排列的，与电路的时序无对应关系。 例12.3.2 函数求值,计算Z=4×X1+2×X2+X3的值。 任务：输入数据X串行输入序列X1，X2，X3，计算完成后，提供输出Z。 解：根据题意，可以采用多种方法实现。 第一种方法：设置3个寄存器分别存储X1，X2，X3，然后对X1乘4， X2乘2,其中乘2操作用寄存器左移实现，最后执行3个数的求和运算。 A←X1 B←X2 C←X3 A←SL(A) B←SL(B) A←SL(A) A←A+B+C 由以上分析可以看出，这种方法的电路结构复杂，需要3个寄存器，但算法简单。 第二种方法：设置两个寄存器A和B，寄存器A存储X1 ，并执行乘4操作，寄存器B存储X2，并执行乘2操作，然后执行A←A+B，，最后再将A与X3相加，输出Z。 A←X1 B←X2 A←SL(A) B←SL(B) A←SL(A) A←A+B A←A+X3 由以上分析可以看出，寄存器结构简化了，然而算法变复杂了。 第三种方法:系统中只有一个寄存器A存放计算结果,算法变的更复杂,其系统结构图和流程图如图12.3.3和图12.3.4所示: A?0 A?A+X A?SL(A) A?A+X A?SL(A) A?A+X A=X1 A=2?X1 A=2?X1+X2 A=4?X1+2?X2 Z=4?X1+2?X2+X3 算法流程图 图 11.3.3 系统结构图 例 11.3.2 绝对值计算，计算 图12.3.6 算法流程图 A←0,C ←0 X0 A←A-X 1 X0 A←A-X A←A+X X0 A←A-X C ←1 A←A+X C ←1 1 0 1 0 A←A+X 0 Z 控制器 C A 组合电路 X T S C 举例：累加器是适合于进行多次运算的电路，其结构图如下图所示。若图中的组合电路由加法器构成，则该累加器用来实现多个数的相加求和。 在累加器工作之前，将累加寄存器置0（即：A=0）。送入第一个数据B1之后，第一个求和命令（时钟）把A加B之和送到累加寄存器，由于在此之前，A=0，所以第一次求和结果是将B1送入累加寄存器。再送入第二个数据B2，第二个求和命令把原先存于累加寄存器的数据B1同第二个数据B2相加的和送入累加寄存器。再送入第三个数据B3，第三个求和命令把原先求和命令又以新形成的和取代以前的和存于累加寄存器??????，这个累加过程一直继续到加完第四个相加的数。请列出它的算法流程图。 寄存器操作或输出 符号 二进制代码 （a）状态框 （b）实例 R ← 0 START 011 T3 图12.3.7 状态框 状态框中的操作通常用RTL语言表示，若用助记符代替，则该助记符是控制器