EDA实验用文本输入法设计门电路.docVIP

实验2.用文本输入法设计门电路 实验目的： 进一步熟悉MAX+plus2软件，学习用文本输入法设计门电路； 进一步熟悉CPLD数字电路设计流程； 学习初步的VHDL程序设计方法。 实验器材： PC，可编程逻辑实验电路板，下载线，USB电源线，双踪示波器，数字万用表，导线若干。 实验内容： 1. 在MAX+plus2环境下，用VHDL语言按照输入，编译，仿真，分配管脚，编译，下载的步骤实现如图所示的基本门电路。 F=ab (2)F=a+b； （3）F=（ab非） （4）F=（a+b）的非 （5）F=a同或b; （6）F=a异或b; 2.在MAX+plus2环境下，用VHDL语言描述下列逻辑电路，并编译，仿真，下载； （1）F=a的非bc+d； （2）F=(a的非与b+c与d的非)的非+a； 实验注意： 为新建的工程单独建立一个文件夹，所有与该工程相关的文件都保存在这个文件下，路径上不能有汉字。源代码文件主文件名必须与实体名一致，且文件后缀名是“.vhd”。 编译时要注意将准备编译的文件设为当前工程。 分配完器件管脚后，要先编译在下载。 建立功能仿真波形时，要穷尽输入信号的所有逻辑组合情况。 下载后测试电路功能时，要验证真值表里所有逻辑组合情况。 实验心得： 这次的实验非常像C语言编程，也是编写代码，然后进行编译，下载。但是VHDL语言仍旧和C语言有着很多不同的地方。看似不简单的