电子技术及应用项目十一带有校时功能的数字钟.ppt

　　数字钟是采用数字电路实现对“时、分、秒”数字显示的计时装置，广泛用于车站、码头、办公室等公共场所，成为人们日常生活中不可少的必需品。由于数字集成电路的发展和石英晶体振荡器的广泛应用，使得数字钟的精度远远超过老式钟表，钟表的数字化给人们的生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。 一、设计任务　　本项目要求学生以中规模数字集成电路为主，设计并制作一个带有校时功能的精密数字钟。二、设计目的　　(1) 熟悉集成电路芯片的引脚安排；　　(2) 掌握各芯片的逻辑功能及使用方法；　　(3) 了解面包板结构及其接线方法；　　(4) 了解数字钟的组成及工作原理；　　(5) 熟悉数字钟的设计与制作；　　(6) 熟悉电子电路的焊接制作过程。 三、设计要求　　(1) 设计一个数字钟，有“时”、“分”、“秒”十进制数显示，“秒”信号同时驱动发光二极管，成为将“时”、“分”、“秒”显示隔开的小数点。显示情况如图11-1-1所示。 　　 图11-1-1　数字钟显示情况 　　(2) 计时以一昼夜24小时为一个周期，计时到24小时自动清零。　　(3) 具有校时电路。任何时间可对数字钟进行校时，将其拨至标准时间或其他需要的时间。　　(4) 画出框图和逻辑电路图，写出设计、实验总结报告。 四、设计框图　　图11-1-2所示为数字钟设计框图。 图11-1-2　数字钟设计框图 五、设计内容　　(一) 标准时间源产生电路　　1．示例方案　　标准时间源产生的秒脉冲是计时的基准信号，要求有高的稳定度，通常应由晶体稳频振荡器产生。为了简便起见，也可由555定时器构成多谐振荡器来完成。图11-1-3所示为标准时间源产生电路。该555定时器构成的多谐振荡器的振荡周期为T=0.7(R1+2R2)C，可通过调节电位器Rp的阻值，产生振荡周期为1 s的周期性脉冲信号，作为数字钟的标准时间源。 图11-1-3　标准时间源产生电路 　　2．设计方案　　石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。如果精度要求不高，可采用集成电路555定时器与RC组成的多谐振荡器。由于石英晶体振荡器产生的频率很高，要得到秒脉冲，需要用分频电路。例如，振荡器输出4 Hz信号，通过D触发器(74LS74)进行四分频变成1 Hz，然后再送到后续的十分频计数器等。　　要求设计由石英晶体振荡器和分频器构成的秒脉冲发生器(标准时间源产生电路)。　　参考元件：CD4060，CD4063。 　　(二) 以24 h为周期的计数、译码、显示电路　　1．示例方案　　秒和分的计数器分别用2片74LS161构成的六十进制加法计数器串接而成。它们的个位为十进制，十位为六进制计数器，个位计数器的输出经过处理后送至十位计数器作为时钟信号，计到60时通过同步置数清零。时计数器也是用2片74LS161构成的2位加法计数器，其模为24。当计数器计到24 h时，时、分、秒全部清零。 　　我们设计电路时，希望所用的计数器能在达到要求的功能的同时，具有最简单的线路连接、尽可能低的成本以及灵活通用等优点。因此本方案采用了一些数字电子技术教材中常见的4位同步二进制加法计数器74LS161来构成电路的计数部分，各用2片74LS161分别构成秒、分、时计数。　　第(1)、(2)两片74LS161组成六十进制的秒计数器。第(1)片是个位，接成十进制，它的Q1和Q4的输出经过与非门G1后接至第(2)片(十位)的CP输入端。十位采用同步置数法接成六进制。十位片的进位输出取自门电路G2的输出。　　当十位计数器计成5以后门G2输出低电平，使LD=0，处于预置数工作状态。当第6个来自个位的进位脉冲到达时，计数器被置成Q4Q3Q2Q1=D4D3D2D1=0000状态，同时G2的输出跳变成高电平，使分计时器个位计入1个“1”。 　　第(3)、(4)片74LS161组成六十进制的分计数器，它的接法与秒计数器完全相同。　　第(5)、(6)片74LS161组成时计数器，其中个位仍接为十进制计数器，以它的进位输出信号作为十位的脉冲。当计到24时(个位为4，十位为2)，门电路G6输出变成低电平，使6片74LS16的R0为低电平，6片计数器立即被置成0000。　　译码器由6片74LS47组成，每1片74LS47驱动1只数码管，显示时、分、秒。由于7447是以低电平为输出信号的，所以显示的数码管应该配共阳极接法的七段数码管。 　　2．设计方案　　石英振荡器与分频电路产生的秒