DSP_视频接口电路及程序设计.ppt

不加载 ROM 加载 主机加载 视频编码电路 不加载 ROM 加载 主机加载 视频格式 超级视频信号Y/C视频数据流与ITU-RBT.656视频数据流类似，Y、Cb、Cr的比例关系为4:2:2，数据为8位或10位格式； 两者的区别在于:Y/C视频数据流对应的输入模拟视频分为亮度和色度两路信号，亮度和色度两路分开传输，超级视频信号Y/C，共20位 而ITU-RBT.656视频数据流对应的模拟视频采用复合视频方式，复合视频信号包括 PAL 或NTSC 制。 “复合”含义是同一信道中传输亮度和色度信号的模拟信号。且Y/C视频捕获模式支持HDTT的相关标准。 DM642 的采集端寄存器 不加载 ROM 加载 主机加载 不加载 ROM 加载 主机加载 不加载 ROM 加载 主机加载 不加载 ROM 加载 主机加载 不加载 ROM 加载 主机加载 不加载 ROM 加载 主机加载 视频格式 Y/C视频数据流与ITU-RBT.656视频数据流类似，Y、Cb、Cr的比例关系为4:2:2，数据为8位或10位格式； 两者的区别在于:Y/C视频数据流对应的输入模拟视频分为亮度和色度两路信号，亮度和色度两路分开传输， 而ITU-RBT.656视频数据流对应的模拟视频采用复合视频方式，复合视频信号包括 PAL 或NTSC 制。 “复合”含义是同一信道中传输亮度和色度信号的模拟信号。且Y/C视频捕获模式支持HDTT的相关标准。 不加载 ROM 加载 主机加载 不加载 ROM 加载 主机加载 TSI Capture Control Register (TSICTL) … … VDCTL:输出模式字段DMODE 不加载 ROM 加载 主机加载 VDCTL:输出模式字段DMODE 不加载 ROM 加载 主机加载 VDCTL:输出模式字段DMODE 不加载 ROM 加载 主机加载 程序设计 不加载 ROM 加载 主机加载 程序设计 使用TVP5150需要正确配置它内部的多个寄存器，通过IIC接口实现寄存器的读写。TVP5150设备地址关系如7-5所示。 IIC程序设计 不加载 ROM 加载 主机加载 IIC程序设计 不加载 ROM 加载 主机加载 程序设计 不加载 ROM 加载 主机加载 视频程序设计 TMS320DM642的视频口VP0为例介绍TVP5150解码电路的设计，电路如图7-2所示，该电路可以接收两路复合视频信号CVBS和一路超级视频信号Y/C。TVP5150的8位数据线和DM642视频口数据线VP0[9:2]连接，同步信号，像素时钟信号与DM642的钾OCLKO引脚连接。TVPS5150与DM642的vPO_HS YNC作为行 Main（）函数程序设计 不加载 ROM 加载 主机加载 视频程序设计 不加载 ROM 加载 主机加载 如果视频口配置为BT. 656码流输入日，需要打开视频日并正确设置相关的寄存器, 定义 该函数的代码如下。 不加载 ROM 加载 主机加载 不加载 ROM 加载 主机加载 两个场的起止点,设置： 不加载 ROM 加载 主机加载 如果视频口配置为BT. 656码流输入日，需要打开视频日并正确设置相关的寄存器, 定义 该函数的代码如下。 XF是通用的输出位，能用软件处理且可输出至DSP引脚 用下面的指令清零和置位XF： BCLR XF ;清零XF BSET XF ;置位XF 核心CPU 视频口通用寄存器：VPSTAT 核心CPU 视频口通用寄存器：VPSTAT 核心CPU 视频口通用寄存器：VPIE 用于中断事件的使能控制 视频口通用寄存器：VPIE 核心CPU 视频口通用寄存器：VPIS 核心CPU 视频口通用寄存器：VPIS 视频采集通道的寄存器 视频采集通道的寄存器 视频采集通道的寄存器 视频采集通道的寄存器 VCASTAT, VCBSTAT 视频采集通道的寄存器 Video Capture Channel A Control Register (VCACTL) 视频采集通道的寄存器 Video Capture Channel A Control Register (VCACTL) 视频采集通道的寄存器 Video Capture Channel A Control Register (VCACTL)：字段CMODE 视频采集通道的寄存器 Video Capture Channel x Field 1 Start Register (VCASTRT1, VCBSTRT1) 视频采集通道的寄存器 Video Capture Channel x Field 1 Stop Regis