微机原理及应用版第章微处理器结构.pptVIP

2.1 8086微处理器 2.1.1 8086的编程结构 2.1.2 8086的存储器组织 *2.2 高性能微处理器结构 2.2.1 80386微处理器 2.2.2 Pentium微处理器 2.2.3 多核处理器简介 2.1 8086微处理器 2.1.1 8086的编程结构 1．总线接口部件（BIU） 总线接口部件负责CPU与存储器、输入/输出设备之间的数据传送，包括取指令、存储器读写和I/O读写等操作。 总线接口部件要从内存取指令送到指令队列；CPU执行指令时，总线接口部件要配合执行部件从指定的内存单元或外设端口中取数据，将数据传送给执行部件，或者把执行部件的操作结果传送到指定的内存单元或外设端口中。 总线接口部件由段寄存器（CS、DS、SS、ES）、指令指针寄存器（IP）、地址加法器、内部暂存器、指令队列缓冲器及I/O控制逻辑等部分组成。 ⑴ 段寄存器 8086 CPU采用段地址、段内偏移地址两级存储器寻址方式，段地址和段内偏移地址均为16位。8086内部设置了4个段寄存器，用于存放段的高16位地址，称为段的逻辑地址，4个段寄存器分别是： CS：16位代码段寄存器（Code Segment Register） DS：16位数据段寄存器（Data Segment Register） SS：16位堆栈段寄存器（Stack Segment Register） ES：16位附加段寄存器（Extra Segment Register） ⑵ 20位地址加法器 8086可用20位地址寻址1M字节的内存空间，但8086内部所有的寄存器都为16位。8086 CPU采用段地址、段内偏移地址两级存储器寻址方式，由一个20位地址加法器根据16位段地址和16位段内偏移地址计算出20位的物理地址PA（Physical Address）。 其计算方法是：将CPU中的16位段寄存器内容左移4位（×16）与16位的逻辑地址（又称偏移地址）在地址加法器内相加，得到所寻址单元的20位物理地址。 根据寻址方式的不同，偏移地址可以来自指令指针寄存器（IP）或其它寄存器。 假设CS＝8311H，IP＝1234H，则该指令单元的20位物理地址为：PA = 8311H×10H + 1234H = 83110H + 1234H = 84344H。 ⑶ 16位指令指针寄存器IP（Instruction Pointer） IP总是保存着EU要执行的下一条指令的偏移地址。程序不能直接对指令指针寄存器进行存取，但能在程序运行中自动修正，使之指向要执行的下条指令，有些指令（如转移、调用、中断、返回）能使IP的值改变，或使IP的值存进堆栈，或由堆栈恢复原有的值。 ⑷ 指令队列缓冲器 8086有6字节指令队列缓冲器，在执行指令的同时，可以从内存中取出下一条或下几条指令放到缓冲器中，一条指令执行完后，可立即执行下一条指令，从而解决了以往CPU取指令期间，运算器的等待问题。 ⑸ 输入/输出控制电路（总线控制逻辑） 输入/输出控制电路控制CPU与外部电路的数据交换。8086有20条地址线，16条数据线，由输入/输出控制电路控制分时复用CPU芯片的16条引脚。 ⑹ 内部暂存器 用于内部数据的暂存，该部分对用户透明，在编程时可不予理会，用户无权访问。 8086的总线接口部件和执行部件并不是同步工作的，它们是按以下流水线技术原则管理： (1) 每当8086的指令队列中有两个空字节时，总线接口部件就会自动把指令取到指令队列中。 (2) 每当执行部件准备执行一条指令时，它会从总线接口部件的指令队列前部取出指令的代码，然后再用几个时钟周期去执行指令。在指令执行过程中，如须访问存储器或输入/输出设备，执行部件会请求总线接口部件，进入总线周期，完成内存或输入/输出端口的读写操作；如果总线接口部件此时处于空闲状态，它会立即响应执行部件的总线请求。如果此时总线接口部件正在将某个指令字节取到指令队列中，它将首先完成这个取指令的总线周期，然后再去响应执行部件发出的访问总线请求。 (3) 当指令队列已满，而且执行部件又没有总线访问时，总线接口部件便进入空闲状态。 (4) 在执行转移指令、调用指令和返回指令时，下面将要执行的指令就不是在程序中紧接